Twitter
Facebook
Fünfjahres-Ausblick: Polymer-Materialien für Advanced Packaging
- Details
- Veröffentlicht: Montag, 04. Februar 2019 10:03
Die Evolution der Halbleitertechnik ist geprägt
durch steigende Funktionalitäten und Schaltungsdichten. Im Wesentlichen wird sie erzielt durch die kontinuierlich fortschreitende Miniaturisierung und Strukturverdichtung. Nur verläuft sie heute anders als bei der Moore‘schen CMOS-Skalierung unter dem primär ökonomischen Blickpunkt, und auch anders als die historisch neuere Dennard-Skalierung mit ihrem Blick auf Taktfrequenzen, Betriebsspannungen und Leistungsverbrauch. 
Vor allem geht es auch um die Weiterentwicklung der Gehäusetechnologien und deren Skalierung. Die Treiber sind bekannte Megatrends wie Artificial Intelligence (AI), 5G, Augmented/Virtual Reality (AR/VR), nebst der aufkommenden Blockchain-Technologie mit ihren spezifischen Speicheranforderungen. Alle diese Applikationsfelder schaffen einen riesigen Bedarf an neuen passenden Gehäusetechnologien - und damit auch für die polymerischen Materialien.Aktuelle Stichworte dieser Evolution sind High-Density FOWLP (Fan-out Wafer-Level Packaging), 3D-Stacked TSV (Through-Silicon Via), WLCSP (Wafer-Level Chip-Scale Packaging), Flip-Chip BGA/CSP, 2.5-D Interposer und anderes mehr). Alle haben eine hohe strukturelle Komplexität erreicht und bedingen höhere Anforderungen an die Integration der Bausteine und Systeme.
Marktdynamik bei Packaging-Materialien
Polymerische Materialien werden wegen ihrer ausgezeichneten elektrischen, mechanischen und chemischen Funktionalitäten bereits seit längerem in der Großvolumenfertigung passender Gehäusetechnologien eingesetzt. Sie haben in diesem Segment, so schätzt man beim französischen Marktforscher Yole Développement, inzwischen (2018) einen Marktwert von mehr als 700 Mio. $ erreicht. In fünf Jahren, könnten sie um die 1,3 Mrd. $ erreichen, was einer kumulativen jährlichen Anstiegsrate von 12 % entspricht. Neben den dielektrischen Materialien dürften besonders die Materialien für das temporäre Bonding starke Zuwächse sehen, ausgelöst durch die Anforderungen an 3D-Stacks und Through-Silicon-Via (TSV-) Strukturen in DRAM-Speichern. Dazu zeigt die obige Abbildung eine Übersicht der Marktentwicklung bis 2023.
Den Herstellern steht in diesem Bereich eine große Vielfalt von Materialtypen zur Verfügung: darunter PI (Polyimid), Epoxide, Silikone und Acryle. Alle sind durch ihre spezifischen Eigenschaften, wie Dielektrizitäts-Konstante, Aushärte-Temperatur, Belastbarkeit, etc., gekennzeichnet. Im Bereich des Advanced Packaging werden sie in diversen Prozessschritten eingesetzt: RDL (interconnect redistribution layer), Bump/UBM (under-bump metallization), TSV (through-silicon via) oder als Bonding-Interface eingesetzt. In der RDL-Passivierung und UBM-Repassivierung werden oft Polyimid-basierte Materialien bevorzugt. Allerdings scheint sich PBO (Polybenzoxazol) wegen seiner hohen Zuverlässigkeit zum Einsatz als dicker RDL-Layer (>10 µm) durchzusetzen.
Materialien zum temporären Bonden unterscheiden sich nicht nur in ihrer Materialfunktion, sondern auch in Bezug auf die Packaging-Plattformen und deren Anforderungen. Die Auswahl des geeigneten temporären Bond-Materials für FOWLP hängt von der Formmasse und deren mechanischer Belastung, der thermischen Expansion (CTE) und Wafer-Durchbiegung ab, während im Bereich 3D und Stacked TSV die Schaltungsauslegung und die Post-Bond Verarbeitung von größerer Bedeutung sind. Dabei dominieren thermoplastische oder duroplastische Materialien. Alternative Lösungen wie PI und PBO werden derzeit evaluiert, doch warten dabei noch gewisse Probleme bei der Reinigung und der Entfernung auf praktikable Lösungen.
Bei den Underfill-Materialien ist die geeignete Auswahl von mehreren Parametern abhängig: die vorliegende End-Applikation, die Anforderungen der thermischen Stabilität und der Zuverlässigkeit, die Bump- und Pad-Metallurgie, Chipgröße und der aktuelle Si-Prozess-Node. Für die Standard FC-BGA/CSP-Verarbeitung im Assembly-Bereich wird meist kapillarer Underfill (CUF) eingesetzt. Bei weiterer Miniaturisierung ist im Hinblick auf den Abstand zwischen Substrat und Chip auch ein zuvor aufgebrachter Wafer-Level Underfill eine Option. Diese Art ‚pre-applied‘ Underfill hat sich bei High-Density Applikationen (FOWLP und GPU) und bei großer Die-Size (30 x 30 mm²) gut eingeführt, während CUF bei kleineren Chips (10 x 10 mm²) wegen des besseren Flusseigenschaften immer noch vorteilhaft erscheint.
Der Report bietet eine detaillierte Analyse der verfügbaren Polymer-Materialien für jeden gebräuchlichen Prozessschritt. Auch wird der Reifegrad jedes Materials in Bezug auf dessen Funktion in Form einer Roadmap der zukünftigen Entwicklung dieser Packaging-Lösungen dargestellt. Die obige Grafik gibt eine Übersicht des Einsatzes von polymerischen Materialien in den einzelnen Funktionen des Packaging-Prozesses.
Spezialisierte Anbieter kämpfen um neue Märkte
Abschließend noch ein Blick auf die Marktentwicklung für Polymer-Materialien und deren regionale Verteilung. Der Markt erscheint fragmentiert, mit einer Reihe von international operierenden und spezialisierten Anbietern: HD Microsystems, JSR Corporation, Merck, DOW, Nagase, Asahi Kasei, Henkel, Hitachi Chemical, Sumitomo Bakelitej, TOK, Brewer Science und anderen mehr. Keiner dieser Anbieter dominiert den Markt, sondern beschränkt sich auf bestimmte Material-Kategorien. Dies ist auch dadurch bedingt, dass die meisten von ihnen neben der Mikroelektronik auch in anderen Anwendungsfeldern engagiert sind, etwa in der Pharmazie oder im Agribusiness.
Entsprechend lebhaft sind die Merger-and-Acquisition-Aktivitäten, wenn es darum geht, attraktive neue Einsatzfelder für Polymer-Materialien im Advanced Packaging Sektor der Elektronikfertigung zu erschließen. So hat der japanische Hersteller Nissan Chemical durch die Akquisition von Thin Materials Zugang zu Markt der temporären Bonding-Materialien und -prozesse gewonnen. Auch chinesische Lieferanten von Polymer-Materialien (wie Kempur) versuchen derzeit mit Unterstützung ihrer jeweiligen lokalen Regierungen ihre Aktivitäten von der Halbleiterfertigung auf das Advanced Packaging auszudehnen.
