Artikelarchiv

Offenbar braucht das Gehirn ein ganz klein wenig Phosphor, um zu funktionieren. Doch ist das Element uns
aus ganz unrühmlichen Gründen im kollektiven Bewusstsein – und manchen Dresdnern, vor allem jenen, die
den 13./14. Februar 1945 miterlebt haben, in brennender Erinnerung. Das holt sogar die Gegenwart ein, denn
unlängst wurden Touristen gewarnt, Vorsicht walten zu lassen, wenn sie an Ostseestränden nach Bernstein Ausschau
halten: „... von Brandbomben des Zweiten Weltkriegs stammendes Phosphor kann dem Schmuckstein
sehr ähnlich sehen.“ Trotz immer lauernder Brandgefahr gibt es wohl noch immer verabscheuungswürdigen
Kriegseinsatz: Im Juni 2017 beschuldigte Human Rights Watch die USA und die US-geführte Koalition des
Einsatzes von Weißem Phosphor in Syrien und dem Irak.

Die Technische Sauberkeit ist ein Thema, das immer wichtiger wird. Der ZVEI hat deshalb die 1. Fachkonferenz ,Technische Sauberkeit in der Elektroindustrie‘ veranstaltet. Diese verzeichnete mit 130 Teilnehmern eine überraschend große Resonanz – deutlich mehr als ursprünglich erwartet. Auf der Konferenz wurden neben aktuellen Informationen die gerade fertiggestellte zweite Auflage des Leitfadens ,Technische Sauberkeit in der Elektrotechnik‘ und das als neuer Lösungsansatz entwickelte Risikoabschätzungstool vorgestellt.

Bericht aus Dresden

Das BMBF Innovationsforum ‚GaAs-Leistungselektronik‘ hatte das Ziel, ein Kompetenznetzwerk aus Herstellern und Anwendern neuartiger Hochleistungshalbleiter zu formieren. In der Abschlussveranstaltung wurde allen teilnehmenden und weiteren interessierten Unternehmen und Institutionen eine Plattform zur Darstellung ihrer Tätigkeitsschwerpunkte und Kooperationswünsche und sehr komprimiert vielfältige Möglichkeiten einer gegenseitigen Kontaktanbahnung geboten.

20 Jahre Fachgesellschaft ‚Löten‘ und Forschungsseminar ‚Die Zukunft des Lötens: Herausforderungen
und Chancen für die Löttechnik‘
Mitgliederversammlung der Fachgesellschaft ‚Löten‘
Termine 2019

Unter Federführung des Fraunhofer-Instituts für Angewandte Festkörperphysik (IAF), Freiburg, startete jetzt das Projekt ,Erforschung von funktionalen Halbleiterstrukturen für eine energieeffiziente Leistungselektronik‘ (kurz ,Leistungselektronik 2020+‘). Dabei geht es in erster Linie um das noch unerforschte Halbleitermaterial Scandiumaluminiumnitrid (ScAlN). Am IAF, das zu den führenden Forschungseinrichtungen weltweit auf dem Gebiet der III/V-Halbleiter zählt, koordiniert Institutsleiter Prof. Dr. Oliver Ambacher die überregionale Zusammenarbeit im Projekt.//

Under leadership of the Fraunhofer Institute for Applied Solid State Physics (IAF), Freiburg, the project ‚Research into functional semiconductor structures for energy-efficient power electronics‘ (or ‚Power Electronics 2020+‘) has now started. The main focus is on the still unexplored semiconductor material scandium aluminium nitride (ScAlN). IAF is one of the world‘s leading research laboratories in the field of III/V semiconductors. IAF ́s director Prof. Dr. Oliver Ambacher is coordinating the supraregional cooperation in the project.

A recent trend to reduce cost is the extension of processes to large manufacturing formats, called Panel Level Packaging (PLP). In a consortium of German partners from industry and research advanced technologies for PLP are developed. The project aims for an integrated process flow for 3D SIPs with chips embedded into an organic laminate matrix. At first 6x6 mm chips with Cu bumps (100 μm pitch) are placed into holes of a PCB core layer with low coefficient of thermal expansion (CTE). They are embedded by vacuum lamination of thin organic films, filling the small gap down to 15 μm between chips and core. The following process steps are described in detail below. The developments were initially carried out on a 305 x 256 mm panel format, with the aim of achieving a final size of 600 x 600 mm.//

Ein aktueller Trend zur Kostensenkung ist die Ausweitung von Packaging-Prozessen auf große Fertigungsformate, so genanntes Panel Level Packaging (PLP). In einem Projekt, das ein Konsortium aus deutschen Industrie- und Forschungspartnern vorantreibt, wurde ein integrierter Prozessablauf für 3D-SIPs mit Chips entwickelt, die in eine organische Laminatmatrix eingebettet sind. Zunächst werden 6x6 mm-Chips mit Cu-Bumps (100 μm Abstand) in Ausschnitte einer PCB-Kernschicht mit niedrigem Wärmeausdehnungskoeffizienten (CTE) eingebracht. Sie werden durch Vakuumkaschierung von dünnen organischen Schichten eingebettet, die den kleinen Spalt von bis zu 15 μm zwischen Chips und Kernschicht füllen. Die nachfolgenden Prozessschritte werden im Folgenden näher beschrieben. Die Entwicklungen wurden zunächst auf einem 305 x 256 mm-Plattenformat durchgeführt, mit dem Ziel einer Endgröße von 600 x 600 mm.

Vielfältige Tätigkeiten der Forschungsvereinigung 3-D MID e.V. im Jahr 2019
MID-Demonstrator
Messeauftritt – LOPEC vom 19. bis zum 21. März 2019 in München
MID Summit am 21. Mai 2019
in der Halle 15 auf AEG in Nürnberg
Messeauftritt – Rapid.Tech vom 25. bis zum 27. Juni 2019 in Erfurt
Kontakt
Ansprechpartner und Adressen

Den In-Circuit-Test (ICT) stellen Redesigns nicht selten vor eine größere Herausforderung. Der Nadelbetttester beschert zwar unschlagbare Taktzeiten, ist durch die Adaptertechnik jedoch zugleich unflexibler. Auch die Rüstzeit bei Designänderungen ist für die Leistungsfähigkeit eines Testsystems innerhalb einer Produktionslinie ebenfalls von entscheidender Bedeutung. Wie man hier Designänderungen schnell und einfach umsetzen kann, soll im Folgenden erläutert werden.

IMAPS Seminar am 27. März 2019 in Rostock
Herstellung und Optimierung innovativer Harz-Prüfkörper zur mechanischen Materialcharakterisierung von Leiterplattenbasismaterialien
Hinweis und Call for Papers
zur NordPac 2019, 11. bis 13. Juni 2019 in Lyngby, Dänemark (Auszug aus dem Call for Abstracts)
Hinweis auf die Jahresveranstaltung der Fraunhofer EMFT am 13. März in München
IMAPS Deutschland – Ihre Vereinigung für Aufbau- und Verbindungstechnik
Impressum

Die Deutsche IMAPS-Konferenz 2018 bot mit zwanzig Vorträgen und einer begleitenden Ausstellung einen guten Überblick über aktuelle Forschungs- und Entwicklungsaktivitäten der Institute und der Industrie im Bereich der Aufbau- und Verbindungstechnik. Rund 90 Teilnehmer besuchten die gelungene Veranstaltung.
IMAPS-Vorstand Prof. Dr. Martin Schneider- Ramelow, Fraunhofer IZM, eröffnete die Konferenz und moderierte auch die erste Sitzung mit Vorträgen zum Themenbereich Löten und Sintern.

Whitepaper der Rafi Eltec GmbH, Überlingen

Unter dem Begriff Package-on-Package (PoP) wird in der Aufbau- und Verbindungstechnik das Bestücken und Verlöten von zwei oder mehreren Bauteilen übereinander verstanden. Dass dies prozesssicher bei Serienstück- zahlen realisiert werden kann und was dabei beachtet werden muss, wird in diesem Bericht anhand eines Serienproduktbeispiels bei der Rafi Eltec GmbH beschrieben.

Das Serienprojekt
läuft in Stückzahlen
von über 10000 Stück
pro Jahr. Ein BGA-Baustein des
Instruments wird zusammen mit anderen SMT-Bauteilen im Standardprozess (Lotpastendruck, vollautomatische SMD-Bestückung) in die Lotpaste bestückt. Ein wichtiger Punkt des Package-on-Package-Prozesses ist die Lotpastendruckschablone zum Auftragen der Lotpaste für den ersten Baustein.

Miniaturisierung als übergreifender Trend, immer stärkere Leistungselektronik und die Forderung nach mehr Effizienz in der Produktion sind die wichtigsten Triebfedern für leistungsfähigere Vergussmassen im Highend-Segment. Die Klebstoffindustrie hat darauf mit zahlreichen Neuentwicklungen reagiert, die zunehmend im Markt Verbreitung finden.

Temperaturen von bis zu 250 °C, hohe mechanische Belastungen, dauerhafter Kontakt mit aggressiven Medien: Highend-Vergussmassen spielen eine entscheidende Rolle, um sensible elektronische Komponenten auch unter anspruchsvollsten Umgebungsbedingungen zu schützen. Dank zahlreicher neuer Entwicklungen können Anwender auf die steigenden Anforderungen aus der Leistungselektronik und die zunehmende Miniaturisierung reagieren und gleichzeitig für mehr Effizienz in der Fertigung sorgen.

,Innovative Ideen von heute für die Anforderungen von morgen‘ – unter diesem Motto stand der jüngste Technologietag der Christian Koenen GmbH in Ottobrunn-Riemerling. Aufgezeigt wurde, was beim Pastendruck technologisch möglich ist und was man dabei berücksichtigen sollte.

Mit Technologietagen und dem eigenen Applikationslabor unterstützt CK über das umfassende Angebot an Präzisionsschablonen hinaus seit Jahren den techno- logischen Fortschritt in der Branche. Geschäftsführer Michael Brianda ging daher bei der Begrüßung der Teilnehmer auf die Entwicklungen und Herausforderungen in der Elektronikbranche, sowie die von CK bereitgehaltenen Know-how- und Produktangebote ein.

ZVEI Jahresstatistik Elektronische Baugruppen 2018
5G-ACIA bringt Industriesicht
in internationale Standardisierung ein: Partnerschaft mit 3GPP geschlossen
Elektroexporte starten mit zweistelligem Plus ins vierte Quartal
ZVEI-Fachseminar: CE-Richtlinien
und New Legislative Framework
am 21. März 2019 in Frankfurt am Main
Kontakte

Elektronikentwickler wollen Prototyp-Leiterplatten am liebsten direkt im Labor erstellen. Mit den neuen Fräsbohrplottern von LPKF geht das einfach, schnell und ohne aufwändiges Ätzen. Die volle Prozesskontrolle bleibt beim Entwickler. Zwei dafür einsetzbare Maschinen – ein Allrounder und ein HF-Spezialist – arbeiten vollautomatisch und gewährleisten die Fertigung von feinen Strukturen bis zu 100 μm.

Sowohl der Allrounder ProtoMat S64 als auch das Spezialsystem für HF-Anwendungen ProtoMat S104 sind sehr einfach zu bedienen. Automatischer Werkzeugwechsel, kameragesteuerte Passermarken-Erkennung und integrierte Fräsbreitenkontrolle halten die Bedienzeit auf einem Minimum. Die Systemsoftware ermöglicht schnelle und flexible Layout-Anpassungen.

EIPC-Sommertagung Leoben, 13. und 14. Juni 2019 // EIPC Summer Conference Leoben, June 13 & 14, 2019
Topics Summer Conference
Notes for Speakers
Abstract guidelines
Acceptance Criteria
Deadlines
Sponsors

Pkw-Absatz: im 2. Halbjahr 2018 weltweit flat bis negativ

Die bisher nur in der EU gültige Abgasnorm WLTP erklärt nicht alles

„Pkw-Halbjahresbilanz positiv, aber Regen in Sicht – Am Horizont nachlassendes Wachstum und möglicher Handels- krieg“ betitelten wir in der PLUS 8/2018 diese Kolumne. Zwischenzeitlich ist die Regenfront angekommen.
Weltweit haben sich die Automobilmärkte 2018 ganz unterschiedlich entwickelt. Der europäische Pkw-Markt (EU28+EFTA) schloss mit einem Null-Wachstum ab (Tab. 1). Im 1. Halbjahr 2018 lag das Wachstum vs. Vorjahr noch bei 2,8 %. Dieser Vorsprung wurde im 2. Halbjahr aufgebraucht. Symptomatisch, wenn auch nicht ganz vergleichbar: der Dezember 2018 verzeichnete -8,7 % gegenüber Vorjahr bei den Neuzulassungen.

FED vor Ort
Neuer FED-Schulungsfilm – Leiterplattenproduktion
Dehnbare Leiterplatten – Stretchables
Die nächsten FED-Kurse und -Termine
Termine Regionalgruppen
FED-Newsletter

Altium LLC bringt eine neue Version des Erfolgsprodukts Altium Designer auf den Markt: Altium Designer 19 setzt auf die Version 18 des führenden Anbieters von Elektronik-Entwicklungssystemen für PCB-Design noch eins drauf: Es unterstützt PCB-Designer bei komplexen und anspruchsvollen Entwürfen deutlich besser und macht die Entwicklungsarbeit von der Konzeptionsphase bis zur Fertigung einfacher, schneller und präziser. High-Density-Verbindungsstrukturen etwa werden besser unterstützt.

FBDi bietet branchenspezifische NDA-Vorlage
Über den FBDi e. V. (www.fbdi.de )
Die Mitgliedsunternehmen (Stand Januar 2019)