Integration: Schottky-Dioden und Depletion-Mode HEMTs auf GaN-Ics

Integration auf 200-mm GaN-on-SOI Substrat: E-Mode p-GaN-HEMT (A), D-Mode HEMT (B), Schottky-Barrier-Diode (C)Eines der Haupthindernisse für die erzielbare höhere Performance von GaN-Leistungs-ICs ist bislang der Mangel an p-channel GaN-Bausteinen für die mit p- und n-type FETs (field-effect transistor) aufgebaute CMOS-Technologie. In GaN ist die Mobilität der Löcher um den Faktor 60 geringer als die der Elektronen. Ein p-Kanal Baustein wäre somit um das 60-Fache größer als sein n-Kanal Gegenstück. Eine Alternative ist der Ersatz des P-MOS durch einen Widerstand im RTL-Prinzip (Resistor Transistor Logic), was Kompromisse bei Schaltzeit und Leistungsverbrauch bedingt.

„Wir verbessern die Performance von GaN-ICs durch die Kombination von Enhancement-Mode- und Depletion-Mode Schaltern. Durch die Ergänzung des E-Mode HEMT auf SOI mit D-Mode HEMT können wir von RTL auf direkt gekoppelte FET-Logik übergehen, was die Geschwindigkeit erhöht und den Leistungsverbrauch reduziert“, erläutert Stefaan Decoutere, Programmdirektor für GaN Powersysteme bei Imec. Der Einsatz der GaN-Schottky-Barrier-Diode bringt höhere Sperrspannungen und geringere Schaltverluste im Vergleich zu Si-Bausteinen.

„Die neue GaN-IC Plattform ist für Prototyping in Imecs MPW- (multi-project-wafer) Service verfügbar“, erklärt Decoutere. „Wir halten Ausschau nach Foundries, Designhäusern und End-Usern.“ Eine 650-V-Version der Plattform ist in Vorbereitung. Zielapplikationen dieser GaN-on-SOI Technologie sind Hochvolt-Leistungsschalter und -wandler, das schnelle Laden von Mobiltelefonen und Laptops, auch in Elektrofahrzeugen sowie Inverter für Solarpanels am Stromnetz.