A.T.i. Software setzt seit vielen Jahren und mit großem Erfolg das Boundary Scan-Equipment von Göpel electronic ein. Die Möglichkeit der störungsfreien Signalübertragung (differentiell) bietet sich für die Umgebung in der Fertigung an. Bei der analogen Prüfung spielt der ICT-Tester seine Stärken aus. Auf der digitalen Ebene hingegen kann man die ganzen Vorteile der Boundary Scan-Technik ausschöpfen. Damit wird es auch möglich, digitale Bausteine zu testen, bei denen keine physikalischen Testpunkte vorhanden sind. Dies trifft z. B. auf DDR-RAM zu, da die EMV-Vorgaben oder das Routing auf Innenlagen häufig Testpunkte verbieten.
Abb. 1: Kombination von BST und ICT
Werden das Boundary Scan-Equipment und der ICT-Tester kombiniert, in diesem Beispiel mit einem Teradyne Testsystem LH121LX, so lassen sich Bausteine per Boundary Scan digital stimulieren und analoge Messungen durch das ICT-System durchführen. Damit werden z. B. AD/DA-Wandler prüfbar, was mit der reinen Boundary Scan-Technik oder den reinen ICT-Systemen ohne zusätzliche Hardware nicht möglich ist.
Programmierung im Fertigungsumfeld
Die In-System- oder On-Board-Programmierung der Elektroniken ist heute ein wichtiger Bestandteil der Fertigungstests. Für die verschiedenen Programmieralgorithmen der Bausteine stellt Göpel electronic eine große Bauteilbibliothek zur Verfügung. Dabei ist die Programmierung nicht nur auf den JTAG-Port beschränkt. Zusätzlich wird auch die Unterstützung für das SWD oder das Spy-By-Wire-Protokoll angeboten. Gerade bei geringen Datenmengen lassen sich so Test und Programmierung in einem Schritt erledigen. Bei entsprechender Konzipierung des ICT-Adapters können auch die verschiedenen Emulationstechnologien von Göpel genutzt werden, um die Testabdeckung zu erhöhen oder die Test- und Programmierzeit zu reduzieren. Mit VarioTAP lassen sich beispielsweise Funktionen von Prozessoren nutzen, ohne auf die Programmierung dieser angewiesen zu sein (Abb. 2).
Applikationsbeispiel: Vakuum Adapter für den Teradyne ICT-Tester
Bei diesem Adapter wurde eine Baugruppe mit 3200 Schaltungsknoten, jedoch nur mit 1500 Testkanälen realisiert. In Summe waren ca. 3400 bestückte Bauteile zu testen, davon ca. 3100 analoge und ca. 300 hybride bzw. digitale Bausteine. Unter den digitalen Bausteinen befanden sich auch zwei CPLDs und zwei Prozessoren. Die analogen Bausteine werden durch den Tester teilweise im Clustertest getestet. Die hybriden, bzw. digitalen Bausteine werden durch die Göpel electronic Hardware mit Unterstützung des In-Circuit-Testers geprüft.
Dabei wird der neue Boundary Scan-Controller Scanflex II Blade 4 mit zwei SFX II TEM und TIC Type 02/SR eingesetzt und mittels Kabelverbindung am Adapter angeschlossen. Göpel bietet auch Einschubkarten für viele Testsysteme, damit entfällt der Anschluss externer Kabel (Abb. 3).
Abb. 3: Scanflex II Blade Controller
Grundlage eines jeden Boundary Scan-Testablaufs sind die sogenannten Infrastruktur- und Interconnection-Tests. Beim Infrastruktur-Test wird zunächst die Integrität der Boundary Scan-Kette geprüft. Zusätzlich wird noch die Boundary Scan-ID der Bausteine ausgelesen. Somit lässt sich prüfen, ob die richtigen Bausteine bestückt sind. Der Interconnection-Test prüft die Verbindungen zwischen den Boundary Scan-fähigen Bausteinen ab. Dabei testet er auch auf die Funktionalität von Pull-Up- bzw. Pull-Down-Widerständen. So kann schnell und sicher festgestellt werden, ob sich Löt- und Bestückfehler (Kurzschluss, Stuck-At oder Lötfehler an Widerständen) auf der Platine befinden. Weitere Boundary Scan-Testschritte prüfen einzelne ICs oder ganze Cluster auf funktionaler Ebene. Die zuvor erwähnten Prozessoren und CPLDs werden dabei auch programmiert. Bei den beiden bestückten Prozessoren auf der Baugruppe kommt die VarioTAP-Technologie zum Einsatz. Durch diese lässt sich die Programmierung schnell und zuverlässig während des Fertigungstestablaufs erledigen.
VarioTAP ermöglicht es darüber hinaus, einen funktionalen Test des DDR-RAM-Bausteins in Echtzeit durchzuführen oder auf interne Prozessor-Register zuzugreifen. Dadurch lässt sich der RAM unter realen Einsatzbedingungen durch den Prozessor testen. Der Zugriff auf die internen Register ermöglicht es auch, auf die internen AD-Wandler der Prozessoren zuzugreifen und diese zu testen. Die meisten Bausteine besitzen an diesen Eingängen keine Boundary Scan-fähigen Zellen; somit lassen sich diese Pins mit dem klassischen Boundary Scan nicht testen.
Die Programmierung der CPLDs funktioniert mit einem gängigen SVF File. Sollte man nur den Datensatz des CPLDs zur Verfügung haben, so muss dieser mit dem vom Hersteller freigegeben Programm konvertiert werden. Diese sind in der Regel frei verfügbar und in den meisten Entwicklungsumgebungen integriert. Die Programmierung mittels SVF unterstützt die Göpel electronic Software System Cascon nativ. Weiterhin werden auch diverse digitale Bausteine getestet. Dabei kann man auf die große Bibliothek zurückgreifen. Somit lassen sich unter anderem I²C-Bausteine, parallele ADC- und DAC-Wandler sowie diverse weitere Typen testen. Bei den auf der Baugruppe vorhandenen AD- und DA-Wandlern sind zudem mehrere parallel an einem Datenbus angeschlossen. Mit dem ICT-Tester werden dazu an alle AD-Wandler geeignete Testspannungen angelegt und über die System Cascon Software ausgewertet. Bei den DA-Wandlern wird dabei in der umgekehrten Richtung verfahren.
Der Prüfling verfügt darüber hinaus über eine Fülle an digitalen Ein- und Ausgängen. Diese sind ebenso wie die DA- bzw. AD-Wandler an einem Bussystem angebunden. Zudem sind die Ein- und Ausgänge galvanisch durch Optokoppler zu den Steckverbindern getrennt. Mit dem ICT-Tester werden dabei die 12V-Signale angelegt bzw. gemessen und mit dem Boundary Scan-Test die Pegel am Prozessor überprüft bzw. stimuliert. Somit ist es möglich, die Schaltung unter realen Bedingungen in kurzer Zeit vollautomatisch zu testen. Auch Treiberbausteine, zumeist Highside- und Lowside-Treiber, sind Teil des Prüflings. Durch zuschaltbare Lasten lassen sich die verschiedenen Schaltzustände sowie auch Überstrrombedingungen gemäß dem Einsatz testen.
Fazit
Die genannten Beispiele eines realen Prüflingstestablaufs zeigen, welche Vorteile es bringt, ICT- und BS-Technologien zu kombinieren. Schlussendlich kommt es auf das spezifische Board an, die optimale Teststrategie für ein Produkt auszuwählen und die entsprechenden Testschritte zu entwickeln. Im gezeigten Beispiel konnte ein sehr gutes Ergebnis erreicht werden: Die Testabdeckung der physikalisch testbaren Bauteile liegt bei nahezu 100%.
