Copper electroplating plays an extremely important role in PCB manufacturing and its major advantage is to reduce the ground line impedance and voltage drop. The process performance directly affects the quality of the copper layer and related mechanical properties: in acid copper plating, the challenge is to achieve proper thickness distribution and surface uniformity without unduly compromising metallurgical properties, such as percent elongation and tensile strength of the deposit. Reducing the current density can equalize the copper thickness to some extent, but leads to an inordinate increase in the overall plating time, affecting the throughput of PCBs drastically. Therefore, the proper control of the process performance and consequently, the quality of the electroplated copper layer, are both important parts of the PCB plating technique, which remains one of the challenging processes even for relatively experienced PCB factories. Thus, it seems that an upfront recognition of the plating process performance in terms of the Cu layer coverage and thickness, would add a great value to the proper process design and control. How to achieve that? Here comes the concept of a digital twin of the Cu electroplating process.

Viele Industriebetriebe könnten einen großen Teil ihres Wärmebedarfs mit erneuerbaren Energien decken. Doch bisher gab es kaum Tools, um die Systeme so zu designen und zu regeln, dass sie unter den jeweiligen Bedingungen die maximale Emissions- und Kostenersparnis bewirken. Die Forschungsprojekte CORES und Digital Energy Twin liefern nun Modelle, mit denen Betriebe ihre Wärmeversorgung nicht nur umbauen, sondern auch im laufenden Betrieb optimieren können.

Die galvanische Verkupferung spielt bei der Herstellung von Leiterplatten eine entscheidende Rolle. Ihr Hauptvorteil ist die Reduzierung der Impedanz der Leitung und des Spannungsabfalls. Die Prozessleistung wirkt sich direkt auf die Qualität der Kupferschicht und die damit verbundenen mechanischen Eigenschaften aus: Bei der sauren Verkupferung besteht die Herausforderung darin, eine angemessene Schichtdickenverteilung und Oberflächengleichmäßigkeit zu erreichen, ohne dabei die metallurgischen Eigenschaften wie die prozentuale Dehnung und die Zugfestigkeit der Abscheidung übermäßig zu beeinträchtigen. Eine Verringerung der Stromdichte kann die Kupferdicke bis zu einem gewissen Grad ausgleichen, führt aber zu einer übermäßigen Verlängerung der Gesamtbeschichtungszeit, was den Durchsatz von Leiterplatten drastisch beeinträchtigt. Daher ist die ordnungsgemäße Kontrolle der Prozessleistung und folglich der Qualität der galvanischen Kupferschicht ein wichtiger Bestandteil der Leiterplattenbeschichtungstechnik, die selbst für relativ erfahrene Leiterplattenfabriken eine der größten Herausforderungen darstellt. Es scheint also, dass eine frühzeitige Erkennung der Leistung des Galvanisierungsprozesses in Bezug auf die Kupferschichtdicke und -verteilung einen großen Mehrwert für die richtige Prozessgestaltung und -kontrolle darstellen würde. Wie lässt sich das erreichen? Hier kommt das Konzept eines digitalen Zwillings des Cu-Galvanisierungsprozesses ins Spiel.

Neben der Anwendung künstlicher Intelligenz (KI) ist die Nutzung von Digitalen Zwillingen ein nicht minder wichtiger Punkt, wenn es um Effizienz geht – gerade auch bei AOI-Prüfsystemen.

Beim 13. Berliner Technologieforum standen die Themenbereiche Nachhaltigkeit, Prozessoptimierung und Digitalisierung im Mittelpunkt. Denn diese werden für die Elektronikfertigung der Zukunft immer wichtiger.