Cuando Thor lanza su martillo a través de las nubes, no es del todo inofensivo, ya que el Servicio Meteorológico Nacional calcula que cada año se producen más de 90 muertes y unos 300 heridos por la caída de rayos. Pero las altas corrientes también pueden causar daños en los aparatos electrónicos.
El dios del trueno Thor en batalla con los voraces Jötunn, descendientes del gigante primigenio Ymir, representado en un cuadro del pintor sueco Mårten Eskil Winge en 1872. Según la mitología nórdica, la enérgica batalla continuará hasta el Ragnarök, la "batalla final" de los dioses y los gigantes en el fin del mundo, yel mero hecho de que existan pararrayos y fabricantes que detecten y documenten la frecuencia de los impactos con aparatos electrónicos contradice tal afirmación. Probablemente esta frase se inventó para tranquilizar a esas patéticas víctimas a las que el encargado o el oficial acaba de regalar un puro. Pero tampoco es cierta en este caso, porque una vez que el jefe ha identificado a un indefenso debilucho, se desahogará alegremente con el mismo individuo de la frustración que ha acumulado en casa con su familia o en un atasco en la autopista. En electrónica, esto no es tan fotogénico ni mortal, pero también se producen daños debido a la electricidad estática. Ahora, la industria de los chips informa de que cada vez es más drástico y también rápidamente más caro evitar esos daños. La razón hay que buscarla en el constante perfeccionamiento de los chips. La necesidad de alojar cada vez más transistores en la misma superficie o en una más pequeña no sólo exige caminos conductores más estrechos y una menor separación, sino también revestimientos más finos. Esto hace que el semiconductor sea cada vez más susceptible de sufrir daños por descargas eléctricas.
En la actualidad, la mayoría de los componentes semiconductores modernos están diseñados para cumplir una sensibilidad a las descargas de 250 V en el caso de los cargadores, que podría descender a 125 V en los próximos tres a cinco años y volver a bajar a 50 - 70 V en los tres a cinco años siguientes. Esto tiene consecuencias de gran alcance para los fabricantes que utilizan este tipo de chips, ya que ahora tienen que volver a examinar y medir toda su producción, y tomar medidas para evitar las descargas. Después de todo, se ha corrido la voz de que el diablo del rayo (es decir, Thor con su martillo) golpea exactamente donde menos te lo esperas. En 2022, "AsiaTimes" informó de que, durante una reunión de alto nivel, EE.UU. y Japón trabajarán juntos para desarrollar una tecnología de proceso de semiconductores de 2nm de última generación para evitar la dependencia excesiva de las fábricas de Taiwan Semiconductor Manufacturing Company (TSMC) en Taiwán; en otras palabras, otro esfuerzo para obstaculizar el desarrollo de China en este ámbito[*] Ya estamos en los 7nm, y eso no está exento de problemas. En primer lugar, lo caro significa que todo tiene que medirse de forma competente. Existen varios métodos e instrumentos para ello, pero sólo unos pocos expertos. En cuanto se disponga de los valores medidos y se esté seguro de que informan sin lagunas, se puede dar el siguiente paso. Todos los materiales no conductores que podrían entrar en contacto con los chips sensibles durante la producción se sustituyen ahora por materiales conductores y se conectan a tierra mediante las resistencias adecuadas. Esto abarca desde los materiales de embalaje hasta el almacenamiento y la maquinaria, pasando por la aceptación final.
Se sugieren las siguientes mediciones para las máquinas:
- Resistencia de puesta a tierra
- Resistencia punto a punto
- Potencial electrostático
- Campo electrostático
- Carga acumulada
Reparación de componentes de un circuito impreso con guantes antiestáticos
Voltímetro de contacto electrostático ESVM 821HHA Dadoque la mayoría de los trabajadores de la línea no tienen experiencia en este ámbito, es necesario formarlos. Con la rápida evolución del lugar de trabajo, se trata de una medida continua que resulta aún más problemática por la falta de buenos formadores. Los directivos de Shenzhen (China) se quejaban hace años de que cada año perdían un buen tercio de sus trabajadores en la línea y tenían que sustituirlos por nuevos contratados. Este problema es ahora también evidente en Europa y difícilmente mejorará con el debate sobre el servicio militar obligatorio general. Una vez tomadas y seguidas estas precauciones, el siguiente problema es la supervisión, porque no se puede dar por sentado que en un entorno tan complicado todo vaya a permanecer como estaba una vez establecido.
El siguiente paso importante es analizar los fallos de chip que se hayan producido. Cada incidente requiere un estudio detallado de la causa, porque esos daños en el interior de los chips no pueden repararse y sustituir los componentes correspondientes es extremadamente caro, sobre todo en la producción en serie. Dado que los costes en la industria electrónica se estiman muy elevados, razón por la cual muchas de las industrias estadounidenses han trasladado su producción a Asia, no es irrealista buscar soluciones alternativas que eviten en primer lugar que surjan muchos de los nuevos problemas electrostáticos, o al menos no los empeoren.
Los diseñadores de chips han aprendido a fabricar chips tridimensionales utilizando embalajes avanzados. En estos procesos, que no son realmente nuevos, las capas apiladas de chips con transistores más grandes pueden producir velocidades de computación equivalentes a las configuraciones unidimensionales de los chips más pequeños. Hay que subrayar aquí el término "transistores más grandes", ya que utilizan capas de óxido más gruesas y, por tanto, son menos sensibles a las descargas electrostáticas. Si se tiene en cuenta el rendimiento de circuitos buenos por oblea, se puede obtener otra ventaja en precio y coste con chips menos complicados. No es irreal suponer que cuanto más cerca estén dispuestos los transistores, más susceptibles serán a los errores de producción. Una oblea de 300 mm con un chip de 17,92 mm2 contendría 3252 chips por oblea. Cuántos de ellos son adecuados es ahora la cuestión crítica. Los valores reales son en gran parte un secreto, pero ya circulan valores por debajo del 50% del rendimiento real para chips "más sencillos" y se rumorea que se están buscando especialistas que puedan aumentar el rendimiento en un par de puntos porcentuales, lo que probablemente significa que se está ganando mucho dinero.
Desarrollo del tamaño de los transistores en los microchips
Desarrollo del grosor del óxido de puerta
Cálculo del mapa de obleas
Otras tecnologías que no están necesariamente relacionadas con el silicio probablemente se siguen investigando en los laboratorios de empresas, universidades e institutos. Se habla de nanotubos que se acoplan para formar transistores. Por el momento, es obvio que siguen siendo un poco demasiado grandes, pero tienen el potencial de crear chips mucho más pequeños y rápidos que, además, requieran menos energía e incluso puedan evitar el problema del calor autogenerado.
Unos voltios de más: módulo sobrecalentado
Bibliografía
https://cwsasoccer.org/de/schl%C3%A4gt-der-blitz-wirklich-nie-zweimal-an-der-gleichen-stelle-ein/
J.A. Montoya; Preparing for Increased Electrostatic Discharge Device Sensitivity; IPC APEX EXPO Conference Proceedings
H. Berndt; Electrostatic Discharge (ESD), Factory Issues, Measurement Methods and Product Quality - Roadmaps and Solutions for 2025 to 2030; IPC APEX EXPO Conference Proceedings
S. Foster; SMIC's 7-nm chip process a wake-up call for US; Asia Times; 25 de julio de 2022
D. P. Goldman; How China could leapfrog US chip-making bans; Asia Times; 14 de julio de 2022
I. Cutress; Early TSMC 5nm Test Chip Yields 80%, HVM Coming in H1 2020; 11 de diciembre de 2019.
Referencias
[*] Scott Foster, 'US, Japan reaching for a 2-nm chip breakthrough', Asia Times 1 de agosto de 2022, https://asiatimes.com/2022/08/us-japan-reaching-for-a-2-nm-chip-breakthrough/ (consultado el 25 de noviembre de 2024).
[**] Julian A. Montoya, 'Preparing for Increased Electrostatic Discharge Device Sensitivity', Intel, IPC APEX EXPO 2014 Conference Proceedings, www.ipc.org/system/files/technical_resource/E15%26S22_01.pdf (consultado el 27 de noviembre de 2024).
