Artikelarchiv

Siemens Digital Industries Software stellt mit dem Calibre DesignEnhancer eine Software vor, die für Place-and-Route(P&R)-Anwendungen und kundenspezifische Designs die Produktivität erhöht, die Designqualität verbessert und die Markteinführungszeit verkürzt.
Die Designoptimierung geschieht durch die automatische Implementierung von ‚Calibre Correct-by-Construction‘ Layout-Änderungen in einem frühen Stadium des IC-Design- und Verifikationsprozesses.
Das Calibre DesignEnhancer-Tool ist das jüngste in einer Reihe von ‚Shift-Left‘-Tools für die Calibre-nm-Platform zur physikalischen Verifikation von ICs.

• Erster 16-nm FinFET MRAM-Speicher für die Automobilindustrie
• CoolSiC-MOSFETs jetzt auch im 650-V-TOLL-Portfolio
• Bluetooth 5.4 und 32-bit MCU auf einem Chip
• Kompakte Board-to-Board-Steckverbinder mit Datenraten bis 28 GBit/s und Strömen bis 2,3 A

• 31. FED-Konferenz - Chancen für Elektronikdesign und -fertigung in Europa: 20./21. September 2023 in Augsburg
• Grundlagenseminar Qualitätssicherung in der Bauteilreinigung (FiT): 20./21. September 2023 in Heilbronn
• Workshop Prozesse in der Elektronik: 25./26. Oktober 2023 in Nürnberg
• 7. GMM-Workshop PackMEMS 2023: 26. September 2023 in Freiburg
• Seminar ‚Wir gehen in die Tiefe‘: 26. - 28. September 2023 in Dresden
• SGO-Leiterplattenseminar: 27. September 2023 in Uitikon ZH, Schweiz
• Fachsymposium‚ Crossing Frontiers in Microelectronics‘ - 28. September in Berlin
• Anwenderforum ‚IIoT - use cases für die Industrie‘: 17. Oktober in Nördlingen
• PCIM Europe 2024 - Call for Papers: 11. bis 13. Juni 2024 in Nürnberg, 18. Oktober 2023 CfP-Deadline
• Deutsche IMAPS Konferenz 2023: 19./20. Oktober 2023 in München
• 10. MikroSystemTechnik-Kongress 2023: 23. - 25. Oktober 2023 in Dresden
  
  

In Gestalt eines technologisch und regionalpolitisch fein austarierten Joint Ventures mit Infineon, Bosch und NXP verschafft sich der am Weltmarkt führende Chip-Auftragsfertiger TSMC aus Taiwan einen ersten Stützpunkt in Deutschland.
Die Nachricht von der Ansiedlung einer neuen Fab der Taiwan Semiconductor Manufacturing Company in Dresden hat es in sich. TSMC verhilft damit der bereits gut bestückten Hightech-Region Dresden und ihrer Erfolgsmarke ‚Silicon Saxony‘ zu weiterer Bedeutung – und der zögerlichen Berliner Ampelkoalition zu einer grandiosen Wohltat nach dem Motto ‚Aufbau Ost‘. Bundeskanzler Scholz und Sachsens Ministerpräsident Kretschmer begrüßten denn auch geradezu enthusiastisch die Ankunft von TSMC – wohingegen eine Reihe von Wirtschaftsexperten das Kosten-Nutzen-Profil der ausgeworfenen Fördermittel systemkritisch hinterfragt. 

• Galliumacetylacetonat von weiterem Anbieter verfügbar
• Kooperation bei der Beschleunigung von Leiterplattendesigns
• Berichterstattung nach dem Deutschen Nachhaltigkeitskodex
• 20 Jahre Umweltmanagementsystem
• Freudenstädter Unternehmen plant NYSE-Listing
• Neue horizontale OSP-Linie für organische Oberflächen im Einsatz
• Forschung an 6G-ICs bei der Universität Stuttgart
• Neuer Geschäftsführer der Informationstechnischen Gesellschaft im VDE

Ich wurde von der PLUS-Redaktion gebeten, das Editorial dieser Ausgabe zu übernehmen. Das tue ich an dieser Stelle sehr gerne. Zum einen begleitet mich das Thema der Leiterplatte bereits seit 30 Jahren in meinem beruflichen Leben. Zum anderen ist diese Ausgabe einem Jubiläum gewidmet: 2023 wurde die moderne Leiterplatte 80 Jahre alt.
Betrachtet wird die moderne Leiterplatte, wie sie heute nahezu unverändert in der Masse hergestellt wird. Weiterhin freue ich mich besonders, dass in dieser Ausgabe alte Weggefährten zu Wort kommen. Prof. Wolfgang Scheel als Mitgründer des Fraunhofer IZM und Verfechter der Baugruppen- und vor allem Leiterplattentechnologie wird in einem Interview Einblicke und Rückblicke zu seinem Schaffen mit der Leiterplatte erlauben. Manfred Hummel wird uns in einem langen Beitrag die Historie der Leiterplatte näherbringen.