Artikelarchiv

Im Hinblick auf die Forderungen der Anwender nach einer zuverlässigen Standard-Verifikationssprache hat Cadence Design Systems seine Unterstützung für die IEEEP1647e-Standardisierung erweitert. Cadence stellt hierzu Ressourcen für die technische Dokumentation und das Programm-Management zur Verfügung, um sicherzustellen, dass der Standard hohe Qualität erreicht und pünktlich fertig gestellt wird. Die Sprache e ist eine sehr leistungsfähige und ausgereifte Sprache für die Verifikation auf Systemebene. Sie wird mittlerweile von der überwiegenden Mehrzahl der führenden Unternehmen in der Konsumelektronik sowie im Telekommunikations-, Halbleiter- und IP-Bereich genutzt.

Die Cadence Design Systems GmbH hat ein akademisches Netzwerk in Europa gegründet, dessen Ziel es ist, die Entwicklung und Verbreitung von innovativen Spitzentechnologien und Methodiken an solchen Universitäten zu fördern, die aufgrund ihrer Entwicklungs- und Ausbildungs-Exzellenz einen hervorragenden Ruf genießen. Es wird angestrebt, einen gezielten Austausch von Expertenwissen zwischen ausgewählten europäischen Universitäten, Forschungsinstituten und Industrieberatern in den Bereichen Verifizierung, Entwicklung und Implementierung von mikroelektronischen Schaltungen zu ermöglichen.

Das Moscow Institute of Electronic Technology (MIET) eröffnete in Selenograd, dem ehemaligen sowjetischen und jetzt russischen Halbleiterzentrum 20 km von Moskau entfernt, ein Startup-Zentrum für die russische Elektronikindustrie. Dazu hat das Moskauer Institut Cadence als ausgewählten Anbieter von Design-Technologien selektiert, um MIET bei der Weiterentwicklung der russischen Elektronikindustrie zu unterstützen. Gleichzeitig soll damit auch der Zugang zur weltweiten Industrie für lokale Startup-Unternehmen verbessert werden. Im neuen Projekt IRIS (Inspire the Russian Innovation System) wird ein breites Spektrum von Technologien von Cadence – darunter das VCAD (virtuelles integriertes CAD) Servicemodell und Cadence?Kits – eingesetzt. Mit diesem verstärkten Engagement in Russland setzt Cadence seine bereits vor einiger Zeit in China und Indien begonnenen Aktivitäten fort, sich in Osteuropa und Asien auf brei- tester Ebene fest zu positionieren, indem es in die Ausbildung von Design-Fachleuten an den Hochschulen des Landes bzw. in die Weiterbildung und Spezialisierung von jungen Ingenieuren investiert. Cadence hat dazu ein spezielles University Campus Program entwickelt, dessen Direktor Dennis Schneider dieses sehr aktiv weltweit umsetzt. Cadence hat folgerichtig erkannt, dass es zur Sicherung und Ausweitung seiner weltweiten Firmenposition schon bei der Ausbildung der zukünftigen Designfachleute einsetzen muss. Russland hat nach Meinung von Cadence einen großen Pool talentierter und engagierter junger Leute, die willig und bereit sind, in die Führungs- elite der in Russland tätigen ausländischen Technologie- unternehmen einzusteigen.

Die Cadence Design Systems GmbH, Anbieter von Software für das Elektronikdesign, veranstaltet einen internationalen Wettbewerb zum Thema Automotive Embedded Systems. Hochschul- und Universitätsstudenten sind aufgefordert, ihre Diplom-, Bachelor-, und Masterarbeiten über die besten Methoden und Design-Flows zur Entwicklung und Verifikation von Automotive Embedded Systems einzureichen. In den vergangenen Jahren hat Cadence bereits mehrere Wettbewerbe unterstützt. 

Nach nur einem Jahr erfolgreicher Zusammenarbeit zwischen Cadence Design Systems und ProDesign Elec- tronic & CAD Layout GmbH haben sich wesentliche Veränderung ergeben. Das Unternehmen ProDesign hatte Anfang 2002 Dis- tribution und Support der PCB-Tools Orcad, PSpice, Allegro und SPECCTRA von Cadence Design Systems übernommen. In Zukunft wird es aufgrund der guten Zusammenarbeit den gesamten Vertrieb und Service des PCB-Produktportfolios von Cadence Design Systems in Deutschland und Österreich verantworten. Dieses beinhaltet nicht nur das High Speed PCB-Tool Allegro Expert, sondern auch die Tools zur Signalintegritäts- analyse SPECCTRAQuest und Packaging APE/APE. Der neue Leiter der EDA Abteilung bei ProDesign, Dirk Müller, ist zusammen mit den Applikations-Ingenieuren von Cadence zu ProDesign gewechselt. Nach seiner Tätigkeit als Vertriebsingenieur beim Halbleiterhersteller ON Semiconductor hat Müller fast zwei Jahre lang den Vertrieb für PCB-CAD-Software bei Cadence in München koordiniert. Nach seinen Worten ist es das Ziel der neuen Mannschaft, die Übergangsphase so reibungslos wie möglich zu gestalten. Außerdem soll durch diese Zusammenlegung der beiden Vertriebs- und Support-Teams den Kunden schnellerer und besserer Service geboten werden.

Cadence Design Systems stellte im April die erste umfassende DDR4-Lösung vor

Cadence Design Systems gab im August dieses Jahres bekannt, dass es seine Produktentwicklung auf die Umsetzung der EDA360 Vision ausrichtet. Das Unternehmen wird seine Forschung und Entwicklung auf die drei Kernaussagen der Vision fokussieren:

System-Realisierung, SoC-Realisierung, Chip-Realisierung 

Während der ESC-Konferenz Ende April in San Jose, USA, hatte das Unternehmen der Elektronikindustrie seine neue EDA360 Vision für die Zukunft der Electronic Design Automation (EDA) vorgestellt (PLUS 7/2010).

Cadence Design Systems arbeitet an einem umfassenden Cloud-basierten Tool-Portfolio für das Chip- und Systemdesign, welches sowohl von Cadence gemanagte als auch von Kunden verwaltete Umgebungen umfasst und den Designprozess effizienter machen soll. Gleichzeitig trat die Firma der neu gegründeten interdisziplinären OIP Cloud Alliance des global führenden Kontrakt-Chipherstellers TSMC bei und will so den Designdaten- Transfer für SoC-IC zu den Chip Foundrys erleichtern.

Die Veranstaltungsserie CDNlive! (Cadence Designer Network) ist immer Überraschungen wert. Dieses Jahr fand sie bis September bereits in Tokio, Shanghai, München und San Jose (Silicon Valley, Kalifornien) statt. Im Oktober folgen Israel und Taiwan. In PLUS 7/2007 wurde über die CDNlive! im Juni in München berichtet. Doch bereits drei Monate später, in San Jose, standen mehrere weitere Neuerungen aus dem Leiterplatten- und Halbleiterdesign im Mittelpunkt. Sie demonstrieren, wie rasant die Technikentwicklung vorwärts stürmt.

Cadence Design Systems Inc. vereinfacht mit seiner neuen integrierten Lösung nun das Chip Packaging in Gehäusen.

Die Cadence Design Systems Inc., Anbieter von Softwarelösungen für das Elektronik-Design, übernahm das US-amerikanische Unternehmen Sigrity Inc.. Dieses ist im Bereich der Erarbeitung von Softwaretools für die Gewährleistung der Signal- und Power-Integrität in Elektronikprodukten tätig und hat seinen Hauptsitz in Campbell, Kalifornien. 

Das belgische Nano-Elektronik-Forschungszentrum imec (Leuven) und Cadence Design Systems (San Jose, Kalifornien) haben gemeinsam das weltweit erste Tape-out (Steuerbandfreigabe) eines 5-nm-Testchips mit EUV (Extreme Ultraviolet) sowie 193i-Lithographie (193nm-Immersions-ArF-Scanner) abgeschlossen. Damit scheint es, dass man das 7-nm-Tape-out bereits hinter sich gelassen hat.

OrCAD Capture von Cadence unterstützt jetzt Schematic Connectivity von Intel für die automatisierte Entwurfsprüfung. Cadence hat OrCAD Capture dazu um eine Exportfunktion für das Intel Schematic Connectivity Format (ISCF) erweitert.

Hochintegierte Schaltkreise mit 3D-Strukturen sind komplexe Bauelemente, in denen zwei oder mehr Lagen aktiver Bauteile sowohl horizontal als auch vertikal angeordnet sind. Ein Prinzipbeispiel in Abbildung 1 verdeutlicht dieses. Die Entwicklung und Fertigung von 3D-IC erfordern das Co-Design sowie die Analyse und Verifikation von heterogenen Chips und Halbleiterträgern.

Cadence Design Systems, Inc. kündigte ein mehrjähriges Abkommen mit TSMC (Taiwan Semiconductor Manufacturing Company Limited) zur Entwicklung einer Design-Infrastruktur für die 16-Nanometer (nm) Fin-FET-Technologie an [1]. Mit ihr sollen fortschrittliche Prozessgeometrien für Netzwerk-, Server-, mobile und FPGA-Anwendungen realisiert werden.
Die Zusammenarbeit, die früher als üblich im Design-prozess begann, wird Designherausforderungen adressieren, die insbesondere mit Fin-FET-Designs in Zusammenhang stehen – von der Design-Analyse bis zum Sign-off. Ziel ist es, die erforderliche Infrastruktur zu liefern, um höchst energieeffiziente und hochleistungsfähige Chips zu fertigen. Die 16nm-IC werden die Nachfolger der jetzt vor der Produktion stehenden 20nm-IC sein.

Auch 2005 wachsen die Anforderungen an die Elektronikindustrie hinsichtlich Verkürzung der Entwicklungszeiten der neuen Produkte und vermehrter globaler Arbeitsweise. Der weltweit größte EDA-Software-Anbieter Cadence antwortet darauf mit einer Reihe technischer und organisatorischer Maßnahmen auf dem Leiterplatten- und IC-Sektor. Dazu gehören Teamarbeit an einem Design, Schaffung eines Designer-Networks und Steigerung der Leistungsfähigkeit der OrCAD-Produkte. Diese und andere Neuerungen sollen den Unternehmen helfen, mit den strengeren Anforderungen Schritt zu halten. Nachfolgend dazu einige Beispiele.

Cadence ist der weltweit größte Anbieter von Techno- logien und Dienstleistungen für das effiziente Management von Design-Prozessen für Halbleiter, Computersysteme, Netzwerk- und Telekommunikationsgeräte, Verbraucher-Elektronik und andere elektronische Pro- dukte. Cadence beschäftigt derzeit ca. 4900 Mitarbeiter und erreichte 2004 einen Umsatz von etwa 1,2 Mrd. US$. Das Unternehmen mit Hauptsitz im kalifornischen San Jose verfügt über Vertriebsniederlassungen, Design- Zentren und Forschungseinrichtungen auf der ganzen Welt. Mit den für 2005 vorgesehenen Neuerungen möchte Cadence natürlich auch seine international führende Position auf dem EDA-Sektor weiter ausbauen.

Die 1994 gegründete CADiLAC Laser GmbH, Hilpoltstein, ist spezialisiert auf die Auftragsfertigung von lasergeschnittenen Metallschablonen. Das Unternehmen befasst sich ferner mit der Erstellung von Polymerschablonen und bietet einen Laserbohrservice für Leiterplattenhersteller an.

Zuken hat die neue Release der PCB-Design-Software Cadstar 18 herausgebracht. Das Tool enthält mehrere Neuerungen, so das Redlining-Tool zur Verbesserung der teamübergreifenden Zusammenarbeit im Designprozess, mehr Unterstützung des High-Speed-Designs sowie ein weiterentwickeltes Routing-Tool.

Cadstar ist eine umfassende Design-Umgebung für Leiterplatten vom Anfangskonzept bis hin zur Produktrealisation. Daher will Zuken die Möglichkeiten, die die Software bietet, ständig den wachsenden Forderungen der Technikentwicklung und des Marktes anpassen.

Die Software Board Modeler Lite stellt eine Brücke zwischen den Prozessen des MCAD-und ECADDesign- Flow dar, indem sie eine gemeinsame Kommunikationsplattform zwischen den beiden Disziplinen herstellt. Sie ist speziell auf die Anforderungen des PCB-Designers zugeschnitten. 

Mal wieder steht uns bisher kein deutscher Ausdruck für diesen Fehler in Leiterplatten zur Verfügung. Wollen wir es mal mit ‚leitende Anodenfaser' versuchen?

Der Fehler in Leiterplatten ist schon lange bekannt, hat aber bis vor kurzem wenig Aufmerksamkeit auf sich gezogen. In den 70er Jahren des vorigen Jahrhunderts wurden diese Kurzschlüsse in den Bell Laboratorien [1] als überraschend neues Fehlverhalten der Leiterplatten identifiziert. Inzwischen ist er aber bereits den einen oder anderen Doktortitel (Ph.D.) [2] wert.

Während Dendriten von der Kathode zur Anode wachsen, haben diese Fasern sich entschlossen den Weg anders herum zu wählen: von der Anode zur Kathode – und deswegen hat man so einen etwas sonderbaren Namen (1979 Lando et al.) für dieses Phänomen gewählt.

Die Migration von Kupfer entlang der Glasfaserbündel des Basismaterials (CAF) wird durch hohe Feuchte, Temperatur und Spannung begünstigt. Sie kann unterbunden werden, wenn die Glasfasern vollständig vom umgebenden Epoxidharz benetzt und umschlossen werden. Nan Ya bietet CAF-resistentes FR4 und FR5, auch in halogenfreier Qua- lität, an.// 

The migration of copper ions along the length of a glass-fibre bundle within a substrate material (CAF) is enhanced under conditions of high humidity, elevated temperatures and potential gradients. The phenomenon can be repressed when the glass fibres are completely wetted by the surround resin matrix and thus totally enclosed. Nan-Ya are offering CAF-resistant FR4 and FR5 materials, optionally in halogen-free grades.

Die JVC Kenwood Corp. entwickelt einen Camcorder mit drahtloser Kommunikationsfunktion. Damit sollen mittelfristig neue Gebrauchseigenschaften geschaffen werden...

Das nachfolgende Interview mit Sophie B. de la Giroday, der Vorsitzenden der Wise Media S.p.A., Mailand, Italien, die die Sustainability Summit Sessions 2010 organisiert, gibt Fragen und Antworten wieder, die nicht nur im Zusammenhang mit dieser Veranstaltung sondern für die Zukunftssicherung allgemein wichtig sind. Auf eine Übersetzung des in Englisch geführten Interviews wurde verzichtet.
Vom 16. bis 18. November 2010 werden in Mailand, Italien, die Sustainability Summit Sessions 2010 stattfinden (www.sustainability2015.com). Dort werden anspruchsvolle Zielsetzungen zur Nachhaltigkeit erörtert werden, wie Energien aus erneuerbaren Quellen, effiziente und CO2-neutrale Städte und eine Umwelt ohne Beeinträchtigung durch massive Abfallproduktion.

Canon teilte im Juli mit, dass das Unternehmen intensiv daran arbeitet, die Fertigung von Digitalkameras voll zu automatisieren. Ziel sei eine wesentliche Kostenreduzierung des Herstellungsprozesses. Gleichzeitig äußerte die Firmenleitung, dass Canon so belegen will, dass Japan nach wie vor ein technologisch führendes Land sei und die Wege zur Kostensenkung nicht nur in der Verlagerung von Produktionsstätten nach beispielsweise China bestünden – aber auch nicht einfach im Ersatz von Arbeitskräften durch Maschinen. Canon hat sich das Ziel gestellt, die vollautomatische Kamerafertigung bis 2015 einzuführen.