Artikelarchiv

Deutsche IMAPS-Konferenz am 11. und 12. Oktober 1999 in München
Begleitende Ausstellung zur Konferenz
Einladung zur ordentlichen Mitgliederversammlung der IMAPS-Deutschland e.V.
Kontakte und Adressen des Vorstands

Erfolgreiches Seminar im ZVE-Technologieforum Oberpfaffenhofen

In der Erkenntnis, daß der Lotpastendruck ein qualitätsbestimmender Schritt in der Aufbaufolge von Elektronikbaugruppen ist, wurde dieses Seminar in Zusammenarbeit von ZVE und dem Fraunhoferinstitut IZM am 6. Juli 1999 durchgeführt

Die Würth Elektronik GmbH & Co.KG, Elektronik- Hersteller mit breiter Produkt-und Dienstleistungspalette und sechs nahe beieinander liegenden Standorten im nördlichen Baden-Württemberg, bietet ihren Kunden im Geschäftsbereich „Elektromechanische Baugruppen“ Einpreßtechnik als Dienstleistung. Dabei entwickelt sich das Unternehmen vom kompetenten Lohnbestücker zum innovativen Systemlieferanten.//
The Würth Elektronik GmbH & Co KG, an electronics manufacturer with a wide range of products and services based in six neighbouring locations in the north of Baden-Württemberg, is in a position to offer its customers involved in electromechanical assemblies a contract service for press-in manufacture. This marks a transition of the company from being more than simply a competent contract assembler to a position where it is an innovative provider of complete systems.

In den Räumlichkeiten des Fraunhofer-Instituts für Zuverlässigkeit und Mikrointegration (IZM), Berlin wurde von der ZEVAC Selektivlöttechnik GmbH, Oberpframmern am 30. Juni 1999 ein weiterer Workshop der erfolgreichen Reihe Reparieren von Elektronikbaugruppen mit Fine Pitch, BGA und CSP veranstaltet. Dipl.-Phys. G. Keller, gktec - Büro
für Technologie- & Qualitäts-Management, Lichtenstein hatte wieder die Moderation und Einführung in die Thematik übernommen.

Innovationen der Asscon Systemtechnik-Elektronik GmbH, Königsbrunn

Jeder Techniker, der unvoreingenommen mit dem Prinzip des Dampfphasen- oder Vapour Phase (VP)- Lötens konfrontiert wird, wird sich fragen, warum diese SMT-Löttechnologie bisher von der Industrie nur äußerst zurückhaltend aufgenommen wurde.

Es werden die Eigenschaften vergrabener Widerstände in LTCC beschrieben. Dazu gehören die er- reichbaren Widerstands- und TCR-Werte, die Stabilität sowie die umsetzbare Verlustleistung, die für vergrabene Widerstände höher liegt als fürTop- Layer- Widerstände.
Es wird insbesondere auf Trimmmöglichkeiten mittels Laser sowie den Hochspannungsimpulsabgleich eingegangen, bei dem eine Widerstandsänderung durch Veränderungen in der Mikrostruktur erreicht wird. Diese Beeinflussung ist von der Pastenstruktur, z. B. der Körnung abhängig und wirkt wie ein Alterungsprozeß, bei dem auch eine verbesserte Langzeitstabilität erreicht werden kann.//
The properties of buried resistors in LTCC are described. This includes attainable resistance and TCR values, the question of stability and also the convertible loss loading, which is higherfor buried resistors than for top-layer resistors special attention was paid to the possible use of laser-trimming and the use of high-voltage pulsesfor equalisation where a change in the resistance value is achieved as a result in modification of the microstructure. The scopefor such processes depends on the morphology of the paste used, e.g the grain size and can also manifest it selfin the degree of ageing shown. Control of this can also lead to an improved longterm stability

EECA-Jahresbericht 1998 ist erschienen
HITEN ’99
Stand der Technik, Defizite & Trends in der Automatisierung
Wirtschaftliche Potentiale der Miniaturisierung aus industrieller Sicht
Die ZVEI-Qualitätssicherungsvereinbarungen
Marktentwicklung im Bereich der Passiven Bauelemente 1998
Halbleitermarkt in Deutschland - Juli 1999

Die thermische Endaushärtung von Lötstoppmasken in 8-10 Minuten-eine kleine Revolution in der Leiterplatten-Produktion

Die Lieferzeiten werden immer kürzer, die Leiterplatten immer dünner. Dies stellt an die Fertigungstechnik besondere Anforderungen. Zum Endaushärten von Lötstoppmasken werden von den Lackherstellern Vorgaben aufgestellt, wie z. B. 150 °C Temperatur und 30 - 60 Minuten Härtezeit. Die Leiterplatten werden in Standöfen oder in Durchlaufofen ausgehärtet. Um DurchlaufÖfen einer verträglichen Länge zu bauen, werden die Leiter- platten in vertikaler Position durch den Ofen transportiert.

Der 2. Workshop über Fortschritte bei Leiterplatten- und Substrattechnologien, der von der IEEE Components, Packaging & Manufacturing Technology Society vom 28. bis 29. Juni 1999 in Berlin veranstaltet wurde, bot einen aktuellen und umfassenden Überblick über die Materialien für und die Möglichkeiten von Auf- bauten mit Flipchips, CSP und BGA. Der englischsprachige Worbhop wurde von einer kleinen Ausstellung begleitet, auf der die Sponsoren, die Unternehmen PacTech GmbH, Nauen, Smart Pac GmbH, Nauen, und TechSearch International Inc., Austin (Texas/USA), ihre Produkte und Dienstleistungen vorstellten.

Abschlußpräsentation des bmb+f-Verbundvorhabens 3-D MID am 19. Juli 1999 bei der LPKF AG in Garbsen

Als ein bedeutender Schritt zur Verbesserung der Material- und Fertigungssituation zur Herstellung von kostengünstigen dreidimensionalen Schaltungsträgem sowie als ein Beweis für erfolgreiche Forschungspolitik der Bundesregierung stellte sich die Abschlußpräsentation des BMBF-Forschungsverbundvorhabens „Neue Material- und Fertigungstechnologien zur Integration mechanischer und elektrischer Funktionen in räumlichen Spritzgußteilen“ heraus, die unter Beteiligung von Politprominenz aus dem Bund und dem Land Niedersachsen beim Hauptakteur des Projekts, der LPKF Laser & Electronics AG, in Garbsen stattfand.

Inbetriebnahme eines neuen LUDY®Pulse Plating-Galvanoautomaten bei Würth Elektronik, Niedernhall

Der ungebrochene Trend zu dichteren Schaltungen mit Durchgangsbohrungen mit hohem Aspekt Ratio und blind vias in den Außenlagen stellt an die Leiterplattengalvanik große Anforderungen. Um Schichtdickenunterschiede in der Bohrung und auf der Ober- fläche in Problemfällen in Grenzen zu halten, mußte die Stromdichte bisher stark heruntergefahren wer- den. Stundenlange Expositionszeiten und unweigerliche Kapazitätsverluste waren keine Seltenheit,

Beobachtungen auf der diesjährigen JPCA Show von Dr. Hayao Nakahara

Einleitung
Die Kunden der Leiterplattenhersteller fordern mit Nachdruck Produkte höherer Dichte und mit größerer Wertschöpfung, wie sequentielle Multilayeraufbauten und Packagesubstrate.

Was die Technologie anbetrifft, so rangieren Taiwan und weitere südostasiatische Länder gleich hinter Japan. Die japanische Leiterplattenindustrie ist daher ständig zu technologischen Änderungen gezwungen, wenn sie überleben will. Gleichzeitig soll die Zufriedenheit der Kunden Jedoch gewahrt bleiben. Die diesjährige JPCA Show wählte daher „Ever Change, Never Change“ zu ihrem Motto, das diese Situation verdeutlichen soll. Ungeachtet dieses plakativen Mottos waren die build-up-Technologien von der Materialauswahl über das Equipment bis zu den Endprodukten das eigentliche Thema der Show.

Der Umweltgedanke und gesetzliche Vorgaben veranlaßten die Photo Print Electronic GmbH, in ihrer neuen Micro Via-Fabrik im Elsaß organisch belastete Abwässer biologisch zu reinigen. Das Konzept der Abwasseraußereitung wird dargestellt. Die bisherigen Erfahrungen im Produktionsbetrieb zeigen, daß eine biologische Klärstufe eine effektive Absenkung des CSB-Wertes in organisch belasteten Abwässern der Leiterplattenfertigung ermöglicht.//
Bothfor environmental reasons and with legislative requirements very much in mind, Photo Print Electro- nic GmbH decided that the effluent treatment plant at their new microvia plant in Alsace would use biolo- gical methods to handle effluent with heavy organic content. The basic principles of the plant are outlined. Experiences with the newplant to date suggest that a biological treatment stage allows a substantial reduction in the C.O.D levels of effluent with heavy organic loadings, typically found in the PCB industry.

Durch den Einsatz der Reverse Pulse Plating Technologie (RPP) wird die Streukraft Oberfläche - Bohrung von Kupferelektrolyten sowohl beim Pattern als auch Panel Plating beträchtlich verbessert. Höhere Stromdichten sind einsetzbar, so daß erhebliche Kapazitätsgewinne in der Galvanik erzielt werden können. Im Vergleich zur bisherigen Gleichstromabscheidung werden die Vorteile dargestellt.//
Use of Reverse Pulse Plating (RPP) results in greatly improved throwing power from a copper plating electrolyte, as between board surface and hole walls, with similar improvements in both pattern and panel plating. Higher current densities may be used thereby significantly increasing throughput in the plating stages. These advantages are set out, in comparison with conventional DC electrodeposition.

Durch den Einsatz der Reverse Pulse Plating Technologie (RPP) wird die Streukraft Oberfläche - Bohrung von Kupferelektrolyten sowohl beim Pattern als auch Panel Plating beträchtlich verbessert. Höhere Stromdichten sind einsetzbar, so daß erhebliche Kapazitätsgewinne in der Galvanik erzielt werden können. Im Vergleich zur bisherigen Gleichstromabscheidung werden die Vorteile dargestellt. //
Use of Reverse Pulse Plating (RPP) results in greatly improved throwing power from a copper plating electrolyte, as between board surface and hole walls, with similar improvements in both pattern and panel plating. Higher current densities may be used thereby significantly increasing throughput in the plating stages. These advantages are set out, in comparison with conventional DC electrodeposition.

Neugestaltung der Währungssituation: Der EURO

Die DAC ist eine gelungene Kombination von Fachkongreß und Verkaufsausstellung. Sie ist die am besten besuchte Veranstaltung der gesamten Elektronikdesignindustrie und lockt Entwicklungsingenieure, Designer und Design-Manager aus der ganzen Welt an. Alle EDA-Firmen nehmen dieses Ereignis sehr wichtig und stimmen ihre Entwicklungen und Markteinführungspläne sowie ihre Vertriebs- und Marketing-Aktivitäten darauf ab.

Für den Designer ist seine CAD-Sofiware das wichtigste alltägliche Arbeitsmittel. Mit ihrer Hilfe versucht er, Arbeitsaufträge recht unterschiedlicher Art und Schwierigkeit möglichst termin-, qualitäts- und kostengerecht zu erfüllen. Die CAD-Werkzeuge sind wesentlicher Bestandteil seiner beruflichen Existenz und entscheidender Faktor in der Beschaffung der finanziellen Lebensgrundlagen, ln seiner beruflichen Arbeit hängt der Designer sehr stark von seinem ausgewählten Softwareanbieter ab. Mit Sorge betrachtet mancher von ihnen deshalb die zunehmenden Turbulenzen und Entwicklungen auf dem EDA-Markt. Fernab der Welt der bunten Prospekte der EDA-Anbieter mit ihren vollmundigen und vollautomatischen Sensationen, die ihm als Kunden allerhand versprechen, sitzt er dann da und hat ein anderes Bild vom Alltag und der vielgelobten Partnerschaft zwischen Mensch und Maschine oder zwischen Mensch und Software.
Exemplarisch für dieses Problem und die Sorgen, mit denen sich die Anwender und Anwenderinnen von CAD- und CAM-Software belastet fühlen, ist ein nachfolgender „Briefwechsel", der im e-mail-Forum des Fachverbandes Elektronik-Design e. V. stattfand und fast ungekürzt wiedergegeben wird. Bei den ausgetauschten Ansichten und Argumenten handelt es sich nicht nur um die Befindlichkeiten von Einzelpersonen, vielmehr sind die Sorgen allgemeiner Natur und nicht an die Unternehmen gebunden. Die Firmenbezeichnungen sind deshalb im nachfolgenden Text durch ein X, Y oder Z ersetzt worden.

Windung und Verwölbung von Leiterplatten ist ein viel diskutiertes Thema, das mit wachsender Schaltungsdichte immer bedeutender wird. Das Problem hat Querschnittscharakter und tangiert sowohl den Leiterplattenhersteller als auch den Leiterplattenbestücker. Gleichzeitig kann es vom Designer wesentlich beeinflußt werden. In mehreren Folgen soll die Problematik behandelt und gezeigt werden, welche Hürden zu überwinden sind, um zu einemfertigungsgerechten Layout zu gelangen. Sie sollen weiterhin zum allgemeinen Verständnis der Faktoren, die zu Wölbung und Verwindung führen, beitragen. Der erste Teil befaßt sich mit den Ursachen und Formen.

Obwohl nur wenig größer als ein Chip, lassen sich CSPs mit gegenwärtig verwendeten SMT- Prozessen verarbeiten. Getrieben von der großen Nachfrage nach mobilen Consumerprodukten wird ihr Einsatz wird stark ansteigen. Der Artikel gibt eine Übersicht über die bekannten CSP- Kategorien und ihre Anwendung. Auf lange Sicht werden flexible Interposer den Markt dominieren. Im Aufwind sind CSPs auf Waferebene, vor allem wenn sie als IPDs integrierte passive Bauelemente enthalten.//
Although they are only slightly larger than a chip, CSPs can be used with currently employed SMT processes. Driven by the strong demandfor port- able consumer appliances, a strong growth in the use of these devices can be confidently predicted. Thearticleprovides an overviewofthe various ca- tegoriesofCSPandtheirapplications. Inthelonger term, flexible interposers can be expected to domi- nate this market. CSP’s are unquestionably in a growth mode, most of all when they incorporate passive components as IPD 's.