Artikelarchiv

Im Werk Teisnach von Rohde & Schwarz geschieht die Projektentwicklung zur EMV-Qualifizierung von
HF-Komponenten und deren Überführung in die Serienreife. Die meisten dieser Komponenten sind für die im eigenen Haus gefertigten Mess- und Kommunikationssysteme sowie für die Fertigungsdienstleistung am
Standort Teisnach vorgesehen.

Das Reinigen elektronischer Baugruppen und Leiterplatten an spezifischen Interventionspunkten im Fertigungsprozess hat sich unter dem wettbewerblichen Druck und im Hinblick auf die System-Zuverlässigkeit zu einem komplexen Verfahren mit definierten Anforderungsprofilen entwickelt. Das Gleiche gilt für die regelmäßige (Wartungs-) Reinigung der eingesetzten, hoch beanspruchten Fertigungsmaschinen, Vorrichtungen und Komponenten, etwa Lötrahmen und Kondensatfallen in Reflow-Öfen. Der ,PBT Workshop Maschinelles Reinigen' brachte hier informative Hilfe.

 Am 27. März 2014 fand in Zandt die 25. Mitgliederversammlung der Forschungsvereinigung Räumliche Elektronische Baugruppen 3-D MID e.V. statt. Gastgeber war in diesem Jahr die Zollner Elektronik AG. 

Prof. Jörg Franke, Universität Erlangen-Nürnberg, FAPS (1. Vorsitzender) und Dr. Ingo Kriebitzsch, BMW AG (Vorsitzender des Forschungsbeirats), zeigten in einem umfassenden Überblick die aktuellen Entwicklungen, die Kernthemen der Öffentlichkeitsarbeit und die fachlichen Schwerpunkte in der Forschungsvereinigung 3-D MID e.V. auf.

Der Einfluss von korrosiven Phänomenen auf mikroelektronische Systeme ist einer der kritischsten Effekte im Hinblick auf die Langzeitbeständigkeit. Beschleunigte Zuverlässigkeitstests berücksichtigen diese Problematik nur unzureichend. Systeme für den Bereich ,Power Elektronik' sind durch die hochkritischen und zum Teil extremen Umgebungsbedingungen besonders gefordert. Als Schutzmaßnahme nutzt man oft polymere Schutzverkapselungen. Diese sind zwar nicht hermetisch, bieten aber einen guten Kompromiss zwischen Systemgröße und Kosten für die Mehrzahl der Anwendungen. Problematisch ist hierbei die Permeabilität der Polymere, die den Zugang von Feuchte und auch korrosiv wirkenden Gasen in das Gehäuse erlauben, somit die elektronischen Funktionsstrukturen auf dem Chip, die Bond-Drähte und -Flächen, die Leadframes und gar die Lotkontakte schädigen können. Korrosion ist somit ein besonders für die Langzeitbeständigkeit persistentes Problem und kann nur aus Systemsicht angegangen werden. Hier wird nun versucht die korrosionsinduzierte Degradation von mikroelektronischen Gehäusen in einer Übersicht darzustellen und Messverfahren zum Nachweis der Schutzeignung von Verkapselungslagen unter Nutzung elektrochemischer Messtechniken darzulegen.

The impact of corrosion phenomena on micro-electronic systems is one of the most critical influences on their long-term durability. Accelerated reliability tests are treating this problem not sufficiently. Systems for the realm of ‚power electronics' are especially affected by highly critical, and partly extreme, environmental conditions. As a protective measure often polymeric encapsulations are used. These are not hermetic but they offer a good compromise of system size and cost in the majority of applications. Problematic in this regard is the permeability of these polymers, which allow the intrusion of humidity and also of corrosive gases into the package. This can damage the functional electronic structures on the chip, including the bond wires and bonding areas, the lead frames and even the solder joints. Corrosion therefore persists as a problem especially in view of long-term durability. It can be treated only in a systemic approach. This investigation is intended as an overview of the degradation of microelectronic packages induced by corrosion and a description of measurement methods to prove the protective properties of encapsulation layers based on electrochemical measurement techniques.

Konferenz des Fachverbandes PCB and Electronic Systems im ZVEI zur Messe SMT Hybrid Packaging 2014 in Nürnberg.

Wie entwickelte sich der Markt für Leiterplatten, Integrierte Schichtschaltungen und Elektronische Baugruppen in Deutschland und im Kontext dazu im Weltmaßstab? Dr. Wolfgang Bochtler, Vorsitzender des ZVEI-Fachverbandes PCB and Electronic Systems, interpretierte und wertete das vorliegende statistische Material des ZVEI auf der Nürnberger Messe. Fazit der Darstellung: nach einem im wesentlichen durch die europäische Schuldenkrise verursachten Rückgang des Marktes in 2012 und der leichten Erholung in 2013 befinden sich mit Ausnahme der Integrierten Schichtschaltungen alle Segmente weiter auf moderatem Wachstumskurs.

Kondensatoren – kaum ein klassisches passives Bauelement wird in einer derartigen Vielfalt an Technologien und Spezifikationen gefertigt, um den Ansprüchen der Anwender gerecht zu werden. Hier sind zwei Beispiele.

Die von Blume angebotenen Keramikkondensatoren von Taiyo Yuden kommen mit einer Soft-Terminierung gegen mechanisch induzierte Cracks, während HolyStone eine Schutzbeschichtung gegen Überschläge an den Kontakten entwickelt hat.

Soft-Termination gegen Cracks
Blume Elektronik vertreibt die soft-terminierten Keramikkondensatoren MLCC des Herstellers Taiyo Yuden. Sie tragen dem Effekt Rechnung, dass es in manchen Systemanwendungen aufgrund von Vibrationen und Erschütterungen zu starken Biegebeanspruchungen der Leiterplatten kommt.

Die SMF & MORE GmbH hat ihr neues Gebäude in Herrenberg-Gültstein mit einer Feier offiziell eingeweiht. Mit dem zuvor erfolgten Umzug in den eigenen, deutlich mehr Platz bietenden Neubau kann das als Leiterplattenveredler tätige Unternehmen sein Dienstleistungsangebot weiter ausbauen.
Das Unternehmen – jung und dynamisch
Als vor elf Jahren der Leiterplattenhersteller STP in Sindelfingen insolvent geworden ist, haben die vier heutigen Gesellschafter der SMF & MORE GmbH den Entschluss gefasst, sich selbstständig zu machen um das, was sie am besten konnten, als Dienstleistung anderen Leiterplattenherstellern anzubieten.
Die so entstandene SMF & MORE GmbH war seit 2004 in einem gepachteten Gebäude in Ehningen untergebracht. Mit den von STP übernommenen Anlagen wurden basierend auf langjährigen Erfahrungen erfolgreich Dienstleistungen erbracht. Mit der chemischen und galvanischen Beschichtung von Leiterplatten ist das Unternehmen inzwischen eine feste Größe in der Leiterplattenbranche.

Das optimale Lötergebnis ist nicht nur eine Frage der Lötanlage, sondern auch des Equipments. Die Firma Leutz Lötsysteme beschäftigt sich beinahe 30 Jahren mit diesem Thema und entwickelt das individuell passende Equipment.

Warum Lötmasken aus Titan? Die ersten Lötmasken aus Titan wurden gefertigt, um die dünnen Auflagestege der Großnutzen haltbarer zu machen. Mit dem Einzug der SMD-Bauteile wurden die Lötmasken aus Titan immer wichtiger.
Um die SMD-Bauteile abdecken und die THT-Bauteile löten zu können, trotz immer kleiner werdender Abstände zwischen den Bauteilen. Durch die hohe Packungsdichte der SMD-Bauteile auf der Leiterplatte wird die Wärmeeinbringung in die Leiterplatte immer schwieriger. Zur Zeit wird 80 bis 90 % der Leiterplatte abgedeckt und durch 10 bis 20 % offene Lötfenster kann die Vorheizung die Wärme in die Leiterplatte bringen.

Teil 1: Porenbildung in bleifreien Lötverbindungen auf LDS-MID

Seit der Umstellung auf bleifreie Lote hat die Porenproblematik in Lötstellen rasant an Bedeutung gewonnen. Poren in Lötverbindungen können insbesondere in der Leistungselektronik die Zuverlässigkeit der Lötstellen negativ durch eine schlechtere Wärmeableitung oder einer spürbaren Reduktion des tragenden Querschnittes beeinflussen. Während die Porenbildung in der klassischen Leiterplattentechnik im Fokus vieler Forschungsprojekte steht, verlangt die zunehmende Anwendung der MID-Technologie (Molded Interconnect Devices) eine tiefere Betrachtung der Porenbildung und deren Auswirkungen auf die Zuverlässigkeit. Anhand der hier vorgestellten Ergebnisse wird zuerst gezeigt, dass die MID-spezifischen Einflussfaktoren auf die Porenbildung in SAC305- Lotdepots keinen signifikanten Einfluss haben. Eine chem.Sn-Oberflächenbeschichtung dagegen führt zu einer stärkeren Porenbildung als NiP-Au. Die ermittelten Porenflächenanteile der SMD-Lötstellen (Surface-Mounted Devices) weisen nur auf eine geringfügig stärkere Porenbildung auf MID-Substraten im Vergleich zur Leiterplatte hin. Mit der Anwendung von drei Lötverfahren: Konvektion, Kondensation und Kondensation mit Vakuum, konnte die Porenbildung in den SAC305-Lötstellen auf den untersuchten Substrattypen deutlich verringert werden.

Since the introduction of solder-free interconnects, the impact of voids in solder-joints has rapidly gained importance. Particularly in power electronics, voids in solder joints can reduce their reliability due to less heat dissipation and a significant reduction of the load bearing cross sectional area. While void formation in the classical pcb (printed circuit board) technology has been the focus of many research projects, the increasing application of the MID (Molded Interconnect Device) technology demands a vivid understanding of void formation and its impact on the reliability. In this report, it will be shown that those processes specific to the MID technology do not significantly influence the void formation in SAC305 sol¬der joints. It will also be shown that a chemical-Sn surface finish is inclined to having more voids compared to a NiP/Au surface finish. Furthermore, the measured fractional void volume of the SMD (surface mount device)-solder joint on MID substrates shows only a slight increase in comparison to pcb substrates. Three solder processes were investigated: convection, condensation and vacuum condensation soldering. The vacuum condensation processes greatly reduced the voids in SAC305 solder joints on all investigated substrates.

1 Einführung
Molded Interconnect Devices (MID) haben in den letzten Jahren immer weiter an Bedeutung gewonnen. Durch die Integration mechanischer und elektronischer Funktionen auf einem räumlichen Schaltungsträger lassen sich Baugruppen mit hoher Funktionsdichte und erheblichem Miniaturisierungsgrad realisieren. Darüber hinaus ermöglicht die MID-Technologie die Gestaltung neuartiger Bauteilkonzepte, die in dieser Form mit konventionellen Technologien nicht realisierbar sind.

Schlendert man durch die Handlötabteilung, so findet der neugierige Blick, dass alle Lötstationen auf Anschlag gedreht wurden, schließlich lötet es sich mit einem heißen Lötkolben schneller und einfacher. Da diese Arbeiter oft unter Akkordbedingungen ihre Leistung erbringen, wundert das wenig.

Es macht sich Frust bemerkbar, wenn das (bleifreie) Lot mal wieder nicht richtig fließen will oder an der Lötspitze festfriert – also ‚volle Pulle'. So ein Vorgehen mag zwar schneller sein, ist aber der Qualität der so produzierten Lötstelle abträglich. Beim Handlöten sollte eine ähnliche Kontrolle des Prozesses stattfinden wie beim Reflow- oder Schwalllöten. Dazu gehört neben der Verweildauer auch die Temperatur.
Sowohl der MIL-Standard wie auch die IPC [2] fordern zumindest eine gewisse Wiederholbarkeit der Temperatur und somit eine Messung und eventuell Kalibrierung. Diese beiden Themen unterscheiden sich, fließen aber in gewisser Weise zusammen.