Artikelarchiv

„... Bis das große Ei gelegt“. Die Respektlosig- und Mehrdeutigkeit seiner Formulierung war Wilhelm Busch sicherlich bewusst und wird wohl demnächst von Moderngermanisten mit Doktorarbeiten angegangen werden, die sich in die Überschriftleisten der entsprechenden Journale katapultieren wollen, aber z. B. Freud nicht gelesen haben. Das ‚Drücken‘ aber wird auch in der elektronischen Fertigung praktiziert, wobei es dort eventuell weniger Spaß bereitet als dem Strauß. Die Einpresstechnik ist lange bekannt, hat sich aber inzwischen ziemlich weiterentwickelt. Das muss selbstverständlich auf einigen Vorteilen beruhen, die dieses Vorgehen gegenüber dem Standardverbindungsweg, dem Löten, eben hat Hervorzuheben ist hier die Haltbarkeit der Kontaktierung. In umfangreichen Untersuchungen hat die Verbindung, die durch das Einpressen geschaffen wurde, weit besser abgeschnitten als das Löten. Sie wird nur durch den Drahtwickelprozess geschlagen, der noch etwas haltbarer zu sein scheint.

Die KSG Group beendete ihren Dreiakter ‚XPERTS on tour‘ mit einer Veranstaltung in Jena. Neben den Vorträgen des Live-Events erwartete die Teilnehmer ein galaktisches Abendprogramm im Planetarium – und die vergnüglichste Einbettung eines Feueralarms, die man sich denken kann. KSG hatte vergangenes Jahr angekündigt, statt eines profanen Technologietages ein neues Konzept auszuprobieren. Früchte dieser Überlegung waren drei Veranstaltungen in Linz, Dortmund und Jena. (Die PLUS berichtete u.a. nach der letzten ‚electronica‘ in Heft 12/2022). Das Programm ‚XPERTS on tour‘ richtete sich explizit an Bestands- und Neukunden des Leiterplattenherstellers – einige Firmen wurden auch gezielt angesprochen und mit einer Einladung bedacht. Laut Katharina Luchner, Leiter Marketing bei KSG, zeichnete sich jede Veranstaltung durch eine eigene Dramaturgie und Stimmung aus.

Im Herbst letzten Jahres lockte das Expertenseminar ‚Wir gehen in die Tiefe‘ über Trends der Aufbau- und Verbindungstechnik etliche Besucher nach Dresden. Seit Jahren ist ‚Wir gehen in die Tiefe‘ (WgidT) eine feste Größe für den fachlichen Austausch über die Optimierung von Produktionsabläufen in der Elektronikfertigung. Auch 2023 war die Veranstaltung im Dresdner Hotel ‚Mighty Twice‘ ein vielerwartetes Event der zweiten Jahreshälfte. Zwölf Fachverträge, verteilt auf zwei Veranstaltungstage Ende September, warteten auf die Zuhörer – ebenso wie der hochgeschätzte Erfahrungsaustausch mit Experten und Kollegen. Die PLUS nahm am ersten Veranstaltungstag Ende September teil. In der Branche genießt ‚Wir gehen in die Tiefe‘ Kultstatus.

Wenn es um Investitionen in die Leiterplatte geht, ist Thailand gerade der heißeste Fleck auf Erden. Mit 23 neuen Leiterplattenwerken, die sich derzeit im Bau befinden bzw. bereits die Produktion aufgenommen haben, ist das Land dazu bestimmt, Südostasiens Zentrum der Leiterplattenproduktion zu werden. Aus diesem Grund hat Dr. Hayao Nakahara einen zusammenfassenden Bericht über die neuen Investoren in Thailand geschrieben – viele davon sind Leiterplattenhersteller aus Taiwan und China.
1. Einführung: Der Autor besuchte Thailand zum ersten Mal vor etwa 40 Jahren. Er erinnert sich nur schwach an diese Reise, außer an einen kurzen Besuch bei einem lokalen Leiterplattenhersteller: KCE (Konchoron Electronics). KCE stellte als erstes Unternehmen in Thailand durchkontaktierte Leiterplatten (PTH) her, damals nur doppelseitige Leiterplatten (DSB). Im Vergleich zu Leiterplattenfabriken, die der Autor aus den USA und Japan kannte, war KCE primitiv. Der Autor bezweifelte die Zukunft von KCE.

Das Wedge/Wedge-Drahtbondverfahren kommt nach wie vor in der industriellen Fertigung mikroelektronischer Baugruppen – auch insbesondere in Mitteleuropa – häufig zum Einsatz, und zwar unter anderem wegen seiner hohen Flexibilität und Automatisierbarkeit und ferner, weil die Drahtbonds sehr geringe geometrische Abmessungen und eine gute elektrische Leitfähigkeit aufweisen. Die Ultraschallenergie unterstützt im Übergangsbereich von Draht und Substrat eine Volumendiffusion der Fügepartner. Dabei entsteht eine stoffschlüssige, mechanisch stabile und elektrisch gut leitfähige Verbindung. Speziell das AlSi1-Wedge/Wedge-Dünndrahtbonden als eine klassische Bondvariante für Chip-on-Board-Anwendungen wird bei Raumtemperatur realisiert und zeichnet sich auch durch vergleichsweise geringe Materialkosten gegenüber anderen Bondverfahren aus. Mit einer Vielzahl einstellbarer Parameter werden qualitätsgerechte Verbindungen sowie die Loop-Geometrie und die Deformation der Wedges optimiert. Die Loop-Geometrie und die Deformation nehmen jedoch Einfluss auf die Lebensdauer einer Drahtbondverbindung. Das Ziel der diesem Fachartikel zugrunde liegenden Bachelor-Arbeit war es, mit Hilfe von FEM-Simulationsmodellen für verschiedene 25µm-AlSi1-Wedge/Wedge-Dünndrahtbondgeo­metrien signifikante Einflüsse der Deformation (DEF) und der Loop-Höhe (LH) auf die plastischen Dehnungen im Bonddraht bei mechanischer Wechselbeanspruchung herauszuarbeiten.

Effect of Wire-bond Geometry on Plastic Deformation in the Heel Region of ALSi1-Standard Wire-bonds.The wedge/wedge wire-bonding process continues to be widely used in the manufacture of microelectronic components, especially in Central Europe. Among the reasons for this, are included its high degree of flexibility and ease of automation as well as the fact that these wire-bonds have very small geometric dimensions and good electrical conductivity. At the interface between wire and the substrate, ultrasonic energy serves to enhance volume diffusion within the joining material. The result is a more homogenous, mechanically stable joint with good electrical conductivity. In particular, the ALSi1 wedge/wedge wire bond, a classical form of this type of joint for Chip-on-Board applications can be formed at room temperature at very much lower material cost than with other types of bonding process. Using numerous variable parameters, joints of satisfactory quality as well as loop geometry and wedge deformation, can be optimised. Loop geometry and deformation exert an influence on the life of the wire bonded joint. The aim of this technical article based on a university degree project, was to calculate, using an FEM simulation model for various 25 µm AISI wedge/wedge thin wire bonding geometries, significant effects on deformation (DEF) and the loop height (LH) on the plastic deformation of the bond wire under various interactive conditions.

Die kontinuierliche Steigerung der Leistungsdaten führen bei den Leistungshalbleitern zu einer immer höheren Temperaturbelastung. Daraus erwachsen sowohl der Bedarf nach neuen Materialien, die eine höhere thermische Stabilität besitzen, als auch nach neuen Verarbeitungstechniken. Neben neuen Substratwerkstoffen kommen hierfür vor allem neuen Materialien für den Aufbau der Verbindungen in Betracht, aber auch beständigere Vergussmassen mit Glastemperaturen von mehr als 280 °C. Zu den neuen Verarbeitungstechniken zählen Sintern oder Diffusionslöten. Darüber hinaus werden Leiterplatten mit integrierter Isolation erzeugt sowie Isolationsschichten durch Kaltgasspritzen aufgebracht, bei denen die Materialsauswahl sehr weitreichend ist die Leiterbahnen kaum mechanisch und thermisch beeinflusst werden.

Die Elektromobilität ist ein Schlüssel zur klimafreundlichen und nachhaltigen Umgestaltung der Mobilität. Für Deutschland bedeutet Elektromobilität die Chance und Herausforderung, seine Spitzenposition als Industrie-, Wissenschafts- und Technologiestandort zu sichern und auszubauen. Der Integrationsgrad und die Leistungsdichte von leistungselektronischen Systemen für z. B. Elektrofahrzeuge und LED-Beleuchtungssysteme spielt dabei eine marktentscheidende Rolle.

Als die elektronische Produktion von der RoHS-Gesetzgebung geschockt wurde, hielt ein sehr fähiger Chemiker der Flussmittelindustrie Vorträge. In denen betonte er, dass „wir keine neue Chemie brauchen, sondern nur jene der bleihaltigen Flussmittelformulierung ‚anpassen' müssen". Übersetzen könnte man diese Aussage wie folgt: „Wir haben alle unsere Chemiebücher durchgeforstet ohne eine bessere Chemie für die bleifreien Lötprozesse zu finden".

Teil 4 (Ende): Fehlervermeidung

Eine Null-Fehler-Produktion, wie sie oft als Schlagwort propagiert wird, gibt es einfach nicht – weder bei Bau- teilen, Leiterplatten noch bei ganzen Baugruppen. Hier konzentrieren wir uns eher auf ‚Lötfehler‘ und nicht auf Fehler bei angelieferter Ware, die ihren Weg in die Baugruppe findet. Vielleicht kann man die Augen zudrücken und die vorhandenen Fehler einfach ignorieren, aber letztendlich beißen sie einen doch – spätestens wenn das Produkt vom Kunden zurückkommt.

Der Autor hat seine ,Einführung in die Reinheitsanforderungen in der Elektronikproduktion‘ als mehrere Kapitel umfassenden Beitrag zu dem Buch ,Reinheit und Reinigung in der Elektronik‘ verfasst, welches Dr. Helmut Schweigart (Zestron) für den Leuze Verlag vorbereitet. Ahrens Beitrag hängt an einer Reihe von Industrienormen, für die noch vor Erscheinen des Buches – voraussichtlich 2020 – neue Revisionen anstehen. In Absprache mit Ahrens und Schweigart druckt die PLUS den Beitrag deshalb vorab als drei- teilige Serie in den aufeinanderfolgenden Ausgaben Juli, August und September 2019 ab, da sie eine gute und derzeit aktuelle Arbeitsgrundlage zum Thema bieten.//

The author has written his ‚Einführung in die Reinheitsanforderungen in der Elektronikproduktion‘ (Introduction to Purity Requirements in Electronics Manufacturing) as a contribution comprising several chapters to the book ‚Reinheit und Reinigung in der Elektronik‘ (Purity and Cleaning in Electronics), which Dr. Helmut Schweigart (Zestron) is preparing for Leuze Verlag. Ahrens‘ contribution depends on a number of industry standards for which new revisions are due before the book is published (probably in 2020). In consultation with Ahrens and Schweigart, PLUS will therefore print the article in advance as a three-part series in the successive editions July, August and September 2019, as they offer a good and current working basis on the subject.

Wer den Heller nicht ehrt, ist des Thalers nicht wert, heißt es – doch Drittklässler kennen heute meist weder den einen noch den anderen, obgleich letzterer vermutlich Namensgeber des US-Dollar war. Doch was sollte sich der Durchschnittsbürger noch um den Wert von Heller und Pfennig kümmern, haben wir doch inzwischen Cent und Euro. Wie üblich bei Währungen wurde der Silbergehalt des Hellers über Jahre abgebaut und das förderte wohl auch die Missachtung der kleinen Münze. Geringere Metallbeigabe finden wir auch bei Lotpasten für geschlossene Rakelsysteme. Aber da ergibt sich bezüglich der Wertschätzung eine völlig andere Situation.

Forscher am Massachusetts Institute of Technology (MIT) haben ein elektronisches ID-Etikett in der Größe eines Weizenkorns entwickelt, das sich auf nahezu allen Produkten anbringen und Fälschern keine Chance lässt. Es ist sicherer und universeller einsetzbar als RFID-Tags. Das von den Wissenschaftlern als Anti-counterfeit Cryptographic Tag bezeichnete elektronische Mini-Schutzetikett reiht sich in die inzwischen zahlreichen Forschungsarbeiten ein, die seit etwa zehn Jahren in den USA im Kampf beispielsweise gegen Produktpiraterie durchgeführt werden.

Neben den vom Lötstopplack ausgesparten Lötstellen liegen auch an den verschiedenen Bauelementen auf der Leiterplatte unterschiedliche Potenziale an, die keine Abschirmung besitzen. Zur Abschirmung dieser Potenziale können je nach Anforderung Schutzlacke (Conformal Coatings), Dickschichtlacke oder Vergussmassen (Casting Compounds oder Potting Compounds) eingesetzt werden. Ihre Hauptaufgabe ist der Schutz vor Fehlfunktionen oder Ausfällen der fertigen Baugruppe unter robusten Einsatzbedingungen. Hierzu definiert die IPC-Richtlinie [1] IPC-T-50 ‚Terms and Definitions for Interconnecting and Packaging Electronic Circuits‘ [2], dass es sich bei Schutzlacken um eine isolierende und oberflächenkonforme Beschichtung handelt, welche eine Schutzschicht gegen schädliche Einflüsse der Umweltbedingungen darstellt.

Eine maßgeblich für den Ausfall von elektronischen Baugruppen verantwortliche Einflussgröße ist die Feuchteeinwirkung, beispielsweise über die Luftfeuchte. Der klassische Schutz gegen feuchtigkeitsbedingte Ausfälle ist die Lackierung mit Schutzlacken. Beim Einsatz elektronischer Baugruppen werden die Schutzbeschichtungen einer mehr oder weniger regelmäßigen Feuchtebelastung ausgesetzt. Hieraus ergibt sich immer wieder die Frage für den Anwender, wie diese Schutzlackierungen auf ihre Eignung geprüft werden können. Aus Kundensicht wäre im Optimalfall die Ermittlung einer eindeutig ermittelbaren Kenngröße wünschenswert, von der man die Qualität der Schutzlackierung ableiten könnte.

Schwierige Zeiten für Leiterplattenhersteller: Auftragseinbrüche, erschwerte Arbeitsbedingungen wegen Corona, chinesische Billigangebote. Eine Recherche ergab aber, dass zahlreiche Board-Produzenten die Zeit nutzen, die Digitalisierung voranzutreiben und in neue Maschinen und Technologien zu investieren. Dieser zweiteilige Beitrag stellt die Vorhaben und Probleme von 14 Leiterplattenfirmen vor. Teil 1 befasst sich mit deutschen, Teil 2 mit PCB-Produzenten aus anderen EU-Ländern. Auch wird die neue Leitinitiative ,Vertrauenswürdige Elektronik‘ des BMBF diskutiert.