Artikelarchiv

Der Bedarf an größerer Bandbreite zur Realisierung höherer Übertragungsraten macht die Einführung optischer Verbindungstechnik auch auf der Ebene der Backplane und Leiterplatte zwingend notwendig. Unter möglichen Aufbaukonzepten hybrider elektro-optischer Leiterplatten stellt die Inlaytechnik den kostengünstigsten Ansatz dar. Die optischen Wellenleiter werden photolithografisch oder durch Heißprägen in die polymere optische Lage des Multilayers eingebracht. Mit der Einführung der artiger Boards ist in zwei bis fünf Jahren zu rechnen.

Die 1988 gegründete Firma LM-Electronic e.K., Sigmarszell, ist ein EMS-Dienstleister, der auf die Fertigung von SMD-Leiterplatten spezialisiert ist. Mit einer weiteren, neu installierten Rolle-zu-Rolle-Anlage wird die Bestückung von flexiblen Schaltungen im Endlosformat bzw. in Überlängen in einer neuen Dimension angeboten.

LM-Electronic produziert seit jeher auf modernsten Fertigungsanlagen und unterstützt die Kunden mit seinen langjährigen Technologieerfahrungen in jedem Prozessschritt von der Ent- wicklung über das Engineering bis hin zur Fertigung kompletter Elektronikbaugruppen. Dazu gehören auch die Beschaffung von Komponenten sowie Tests und Prüfungen. Zudem werden die komplette Gerätemontage und der Versand an Endkunden angeboten.

Als die weltweit größte Messe- und Kongressveranstaltung für Embedded-System-Technologien zeigte die embedded world in ihrer 13. Ausgabe wieder eindrucksvoll zweierlei: Erstens, sie ist der internationale Branchentreff der Embedded-Community. Zweitens, ihr Slogan ,Welcome to a smarter world!' hat im Hinblick auf das Internet of Things weiter an Attraktivität gewonnen. An den drei Messetagen hat sich das Who-is-Who der Embedded-System-Technologie in Nürnberg getroffen, sich über Innovationen und neue Projekte ausgetauscht und sich über Bauelemente, Module, Komplettsysteme, Betriebssysteme, Software und vieles mehr aus der Embedded-Branche informiert.

- Embedded brains entwickelt Mehrprozessor-fähigkeit des Echtzeitbetriebssystems RTEMS für die ESA

- Neue Produktionsleitung bei 3D-Micromac

- Limtronik führt neues ERP-System ein

- u.v.m. 

Wann beginnt die Zukunft?

Alternative Antriebskonzepte im Automobil

Folgt man den Bildern der großen Automobilshows von Detroit über Genf bis zur IAA in Frankfurt, so könnte man meinen, die Einführung neuer Antriebskonzepte stände unmittelbar bevor. Zunächst sorgten die CO2 Grenzwerte der EU für Druck. Dann wurde die Branche durch die Ölpreisexplosion und die End of Oil Diskussion mit der Frage aufgeschreckt: Was ist die richtige Lösung?

Adlink präsentiert neueste PCI Express Framegrabber

Gezeigt werden neueste PCI Express Karten für verschiedene Bildverarbeitungssysteme wie beispielsweise Standard-Framegrabber mit 1394b- oder GigE-Schnittstellen, 16-Bit 40 MS/s PCI/PXI Digitizer zur direkten Ankopplung für medizintechnische Bildaufnehmer oder flexible 100 MHz 32-Bit Digital-I/O-Karten für Bildsensoren mit Onboard-ADC. Ferner werden zahlreiche Produkte aus den Bereichen der allgemeinen Prüftechnik, Bildverarbeitung, maschinelle Bildanalyse und Materialprüfung live vorgeführt werden. Zu den Highlights gehört die High-Speed Digital I/O-Karte PCIe-7350, die einen CMOS-Bildsensor kontrolliert. Mit ihrem flexiblen Timing, den verschiedenen Trigger-Modi und der hohen Bandbreite für extreme Pixel-Taktraten eignet sich die Karte besonders für das direkte Streamen digitaler Bilddaten von CMOS-Bildsensoren – insbesondere vor dem Hintergrund stetig wachsender Bildauflösungen. Mit der neuen Matrix C Reihe präsentiert ADLINK einen robusten, lüfterlosen Controller mit konfigurierbaren PCI- und PCIe-Slots. Das Design des Controllers verzichtet vollständig auf Kabelverbindungen. Es bietet einen erweiterten Betriebs-Temperaturbereich von -20 °C bis 70 °C und hält Vibrationen von 5 g rms stand. Die neue Reihe eignet sich für vielfältige Anwendungen, bei denen es auf Zuverlässigkeit, Robustheit und lange Verfügbarkeit ankommt. Die angebotenen Framegrabber bieten Schnittstellen wie analog, FireWire, GigE Vision und Camera Link und decken damit die meisten Kameratypen auf dem Markt ab. Die kombinierte Leistungsfähigkeit von High-Speed Digitizern und 24-Bit Datenerfassungssystemen ermöglicht jetzt den nächsten Technologieschritt für Testsysteme in der Materialprüfung. Mit dem neuem PCI-9846 Digitizer erzielen Ultraschallprüfanlagen spürbar höhere räumliche Auflösungen. Für zerstörende Materialprüfungen mittels Kraftmessdosen bietet die 24-Bit Datenerfassungskarte PCI-9524 noch bessere dynamische Analysefähigkeiten. Am Messestand wird auch der neu entwickelte IEEE-488 GPIB-USB-Konverter USB-3488A nicht fehlen, der die kostengünstige Steuerung von GPIB- Geräten über jeden Laptop ermöglicht

Nachrichten/Verschiedenes 

• Neue Strukturen bei ggp
• AdoptSMT übernimmt AlternativeSMT
• MKI GmbH übernimmt die Handelsvertretung von Heribert Burgert
• TDK und EPCOS streben umfassende Partnerschaft an
• IPTE übernimmt TAF3 in Estland
• Siemens übernimmt innotec
• S&K übernimmt Ingun Testsysteme und baut Vertrieb aus
• VOGT electronic AG und Sumida planen Beherrschungsvertrag
• Bank beteiligt sich an Fuba Tunesien
• Finanzinvestor übernimmt 20?% von Somacis
• Prime Star neuer Kooperationspartner von Andus
• AT&S engagiert sich weltweit
• Partnerschaft von Yamaichi mit Cabcon in Dänemark
• SMT verstärkt die Osteuropa-Aktivitäten
• RAFI Eltec mit eigenem Einkaufsbüro in Asien
• SMT & Hybrid baut Vertrieb aus
• Eicke Weber ins SEMI International Board of Directors berufen
• Michael Brianda – neuer Chef von DEK international
• Omron verstärkt Vertriebsleitung in Europa
• Brian McNally neuer Geschäftsführer von Arrow EMEASA
• Neuer General Manager von HMS Shanghai
• BuS Elektronik mit neuem Corporate Design

Dieser Beitrag beschreibt einen abgewandelten Ringversuch zur Sicherung der Vergleichbarkeit mehrerer Labors. Dabei werden die Daten eines Schiedslabors, dem genauere Messmöglichkeiten zur Verfügung stehen, als genau angenommen. Ein Stück aus einer Produktionsserie wird als Standard verwendet. Anhand eines konkreten Beispiels von Steckverbindern aus Messing und Bronze werden die Vorteile dargelegt. // 

This article demonstrates a modified round-robin test which ensures the comparability of different labs. Thereby, the data of an arbitration lab having more precise measurement possibilities are taken as exact. An actual production part is used as standard. The advantages are described by means of a real example, connectors made of brass and bronze.

Die nunmehr 5. Boundary Scan Days der GÖPEL electronic GmbH am 22. und 23. Mai 2007 in Jena zeigten das Potential, das dieses sich ständig ausbreitende Verfahren für den umfassenden Test moderner komplexer elektronischer Baugruppen enthält. In Kombination mit anderen Prüftechniken kann eine 100 %ige Prüfabdeckung kostengünstig erreicht werden.

Die Moderation der Tagung besorgte wieder Vertriebsleiter Hans-Ulrich Stolze, der GÖPEL electronic und seine drei Geschäftsbereiche Boundary Scan-Testsysteme, Automatische Optische Inspektion und Automotive Test Solutions vorstellte. Gegenwärtig beschäftigt das Unternehmen 128 Mitarbeiter und erzielt in 2006 einen Umsatz von ca. 16 Mio. €. Mit ca. 100 Teilnehmern bewegte sich die Teilnehmerzahl auf dem Niveau des Vorjahres.

Im Hinblick auf die Forderungen der Anwender nach einer zuverlässigen Standard-Verifikationssprache hat Cadence Design Systems seine Unterstützung für die IEEEP1647e-Standardisierung erweitert. Cadence stellt hierzu Ressourcen für die technische Dokumentation und das Programm-Management zur Verfügung, um sicherzustellen, dass der Standard hohe Qualität erreicht und pünktlich fertig gestellt wird. Die Sprache e ist eine sehr leistungsfähige und ausgereifte Sprache für die Verifikation auf Systemebene. Sie wird mittlerweile von der überwiegenden Mehrzahl der führenden Unternehmen in der Konsumelektronik sowie im Telekommunikations-, Halbleiter- und IP-Bereich genutzt.

Wie Michael und Wolfgang Vaas der PLUS-Redaktion berichteten, konnten mit dem seit März diesen Jahres im Einsatz befindlichen AOI-System ORION von CAMTEK bereits einige Verbesserungen erzielt werden. Vor allem der Fehlerschlupf bei feinststrukturierten Leiterplatten ist deutlich reduziert worden.

Hightech-Leiterplatten sind Schwerpunkt – und auch deren Qualität

Die Vaas Leiterplattentechnologie GmbH, Schwäbisch Gmünd, ist ein vor über 30 Jahren gegründe- ter mittelständischer Leiterplattenhersteller, der heute überwiegend Hightech-Produkte für anspruchsvolle Kunden aus den Bereichen Luft- und Raumfahrt, Telekommunikation, Maschinenbau, Medizintechnik und Optoelektronik fertigt und etwa 65 Mitarbeiter beschäftigt.

Mentor Graphics stellte Ende 2004 mit XtremePCB den ersten Vertreter einer ganzen Werkzeugfamilie für die Leiterplattenentwicklung vor, die erstmals mehre- ren Mitgliedern eines PCB-Design-Teams in einem globalen Netzwerk die simultane Bearbeitung eines PCB-Designs auf Grundlage einer einzigen Datenbasis ermöglicht. Dabei spielt es keine Rolle, ob die Designer im gleichen Gebäude sitzen oder weltweit verteilt angesiedelt sind. XtremePCB bietet alle Funktionen, die für das Layout einer Leiterplatte benötigt werden und nutzt als erstes Produkt die neue, von Mentor patentierte Technologie. Mit Hilfe dieses Tools können Elektronikun- ternehmen die Entwicklungszeiten wesentlich verkür- zen und damit der Forderung nach immer kürzeren Markteinführungszeiten entsprechen. Nach ersten Anwenderaussagen lässt sich die Layout-Phase mit Hilfe von XtremePCB an einem komplexen Board-Design um 40 bis 50 % verkürzen.

Altium, Entwickler von auf Windows basierender Design und Entwicklungssoftware, gab die Zusammenfassung seiner kürzlich veröffentlichten DXP 2004-basierten Produkte unter dem Namen Altium Designer bekannt. Mit der Einführung von Altium Designer will Altium den einheitlichen Charakter seines umfassenden DXP-basierten Designsystems hervorheben, das in einer einzigen integrierten Applikation sämtliche Fähigkeiten abdeckt, die für die Entwicklung elektronischer Produkte benötigt werden. Ebenso hat Altium nun bessere Möglichkeiten, das breite Spektrum der in der DXP-Plattform zusammengefassten Technologien zu kommunizieren: Design und Verifikation von Leiterplatten-Systemen, Design und Verifikation von FPGA-basierten Systemen, Embedded-Software-Entwicklung, CAM-Technik sowie das Ma- nagement von Designdaten, Dokumenten und Biblio- theken. Die neuesten 2004er-Versionen der Altium-Produkte Protel, Nexar, CircuitStudio und CAMtastic basieren alle auf der Technologieintegrations-Plattform DXP 2004 von Altium. Während das Funktionsangebot von Protel, Nexar, CircuitStudio und CAMtastic unverändert bleibt, stehen diese Markenbezeichnungen nun für die verschiedenen Lizenzierungs-Optionen von Altium Designer. Altium Designer unterstreicht damit auch die führende Position des Unternehmens bei der einfachen Anwendung von programmierbarer Logik als Medium für die gesamte „Embedded Intelligenz" eines Designs und der Abkehr von der Implementierung fest verdrahteter Prozessoren und Peripheriefunktionen.

Organisierte Besucherreise zur electronicaUSA

Embedded Components

Die Technische Kommission des Fachverbandes Bauelemente der Elektronik gründet den Arbeitskreis “eBusiness“

Westeuropäische Elektroindustrie hofft auf Besserung

Arbeitskreise Leiterplatten des ZVEI/VdL – Ein Überblick

Mitgliederversammlungen im Mai 2004

Neue Mitglieder im Verband der Leiterplattenindustrie:

Termine des Fachverbandes Bauelemente der Elektronik, des VdL und des EITI

ZVEI-Services GmbH – Seminartermine 2004

Halbleitermarkt in Deutschland – November 2003 erneut positiv

Mit dem I/O-Designer kann das Design von FPGA und Leiterplatte parallel im Wechselspiel erstellt wer- den, was eine wesentliche Reduktion der Design-Durchlaufzeit und die Optimierung der Performance des Gesamtsystems zur Folge hat. Außerdem ist eine bisher nicht erreichte Optimierung der Designs für die Fertigung möglich. DMS2004 ermöglicht die Arbeit an verteilten Standorten weltweit am gleichen System und sorgt durch eine unternehmensweite Bibliotheksverwaltung für gesteigerte Designproduktivität und reduzierte Stückkosten. CatapultC Synthesis, das erste High-Level-Synthese-Tool für Untimed C, erstellt nachweislich bis zu 20 mal schneller optimierte ASIC/FPGA-Hardware.

Die „Mikroelektronik-Trendanalyse bis 2006" des Fachverbandes Bauelemente der Elektronik im ZVEI gibt einen Überblick über langfristige Markttrends, die Entwicklung in den verschiedenen Weltregionen, und Patentanmeldungen. Außerdem werden die zukunftsträchtigen Bereiche Automobilelektronik und mikromechanische Sensoren näher betrachtet. Im folgenden einige wesentliche Auszüge:

Als interessierende Kenngröße dient der Betrag, zu dem von der verarbeitenden Industrie mikro- elektronische Bauteile, also Halbleiter, eingekauft werden, um daraus Geräte wie Computer, Mobilfunktelefone, Fernsehgeräte etc. herzustellen. Er kennzeichnet somit auch den für die Produktion nötigen Bedarf oder „Verbrauch“ von solchen Bau- teilen und auch den von den Herstellern der mikro- elektronischen Bauteile erzielten Verkaufsumsatz, also deren Markt an solchen Bauteilen. Deswegen werden für diese Kenngröße häufig die Bezeichnungen Mikroelektronikverbrauch, Mikroelektronikmarkt, Mikroelektronikbedarf, Halbleitermarkt und Halbleiterbedarf benutzt. Ihre Entwicklung ist in der folgenden Tabelle dargestellt.

Steckverbinder als elektrisch-mechanische Garanten der Konnektivität von Leiterplatten und Systemkomponenten gewinnen unter dem Einfluss der Automobilelektronik besondere Aktualität. Dies gilt vor allem in Hinblick auf Funktionssicherheit, Stromtragfähigkeit, Anschlussformate, Fehler- und Ausfallmechanismen, Korrosionsschutz und geeignete Werkstoffe. Entsprechend spannend gestaltet sich der Verlauf der spezifischen Weiterentwicklung und das Marktgeschehen mit laufenden Innovationen und Anpassungen an die Anforderungsprofile.

Bei der Laser-gestützten Erzeugung von Microvias in glasverstärkten Laminaten erfordert die Inhomogenität des Glamatten-Harz-Verbundes eine ausgefeilte Parametrisierung des Laserprozesses. Auf Grund der zu trennenden Glasfasern zeigt die Oberfläche der Lochwandung eine größere Rauhigkeit als beim Einsatz unverstärkter Dielektrika. Durch ausführliche Testreihen wurde bewiesen, dass die Zuverlässigkeit dieser Microvias - auch unter ver- schärften Untersuchungsbedingungen - gegeben ist.//

When using laser enhanced fabrication of microvias in glass-fibre reinforced laminate, the inhomogeneity of the glass-mat-resin composite requires that the laser process be closely regulated. Because of protruding gla.ss fibres, the surface of the hole walls is usually rougher than would be the ca.se with un-reinforced dielectric materials. After extensive series of tests, the reliability of such microvias was established, even under aggravated test conditions.

Dieser Bericht beschreibt in kurzer Form den industriellen Einsatz von Nd:YAG und Nd:YLF Lasern, die frequenzverdoppelt hei den grünen Wellenlängen 532 bzw. 527 nm betrieben werden. Diese Wellenlängen werden bevorzugt in der Bearbeitung von Keramiken und metallisierten Oberflächen. die in der Mikroelektronik Anwendung finden, eingesetzt.

Was 1988 als nebenberufliche Dienstleistung begann, ist heute ein zertifiziertes Service-Unternehmen mit dem Tätigkeitsschwerpunkt Leiterplattendesign. Kesternich CAD-Layout Service mit Sitz in Aachen ist seinen Kunden ein kompetenter Partner für Design-Dienstleistungen. Langjährige Layout- Erfahrung, Projektbegleitung bis zur Serienfertigung und ein zertifiziertes, umfassendes Projektdatenmanagement sind die Leistungen, mit denen Hubert Kesternich und sein Team im Wettbewerb überzeugen.//

A venture which began in 1988 as a contract service run alongside a professional activity has today become a certificated multi-strength organisation, centred around pcb design. Located in Aachen, Kesternich CAD-Layout Service offers itself to its customers as a competent partner for design contracting. With many years experience in board layout, project follow-up all the way to mass-production and certificated, wide-ranging data management, Hubert Kesternich and his team have shown them- selves to be successful in a highly competitive environment.

Moderne Galvanik mit Chemie von Shipley und Anlagen von Galvabau AG

Am 12. Juni 2001 nahm die PPC Electronic AG in Cham offiziell ihr Neuhauprojekt „New Fab 2000“ in Betrieb. Gleichzeitig feierte der renommierte Schweizer Hersteller hochkomplexer Multilayer sein 30-Jähriges Firmenjubiläum. Mit einem Umsatz von 112 Mio. sFr, modernster Technologie und einem dynamischen und erfahrenen Mitarbeiterteam zählt die PPC Electronic AG zu den führenden Leiterplattenherstellern in Europa.

Zusammen mit Zestron Europe, Anbieter von Reinigungslösungen und Dienstleistungen für die Elektronikindustrie, hat SMT Thermal Discoveries, Hersteller von thermischen Systemen, den 1. Technologietag rund um das Thema Automotive-Industrie in Wertheim veranstaltet. Über 50 Teilnehmer haben mit Interesse die dort gebotenen Vorträge zu den Bereichen Fertigung, Verbindungstechniken, Fertigungsverfahren sowie Reinigung verfolgt.

Eine neue Studie von der Unternehmensberatung Roland Berger berät die Unternehmen zum Thema Cyber Security. Die Studie hat den Vorteil, dass sie die Sicherheitsprobleme der Unternehmen im Blickfeld hat, die mit Industrie 4.0 auf sie zukommen. Die Autoren zählen fünf wesentliche Schritte auf, die das Unternehmensmanagement zur Gewährleistung des Schutzes gegen Cyberattacken absolvieren sollte. Die Digitalisierung von Prozessen und Produkten ist vor allem für die Elektronikindustrie eine Selbstverständlichkeit und ein Grund-Wesenszug. Nicht nur, dass die Produkte zunehmend auf digitale Signalverarbeitung setzen – es werden ebenfalls verstärkt digitale Prozesse genutzt, um wichtige Daten innerhalb der Firma sowie mit externen Dienstleistern oder Zulieferern auszutauschen und zu speichern. Man denke nur an die Übermittlung von Fertigungsdaten an einen Leiterplattenhersteller oder Baugruppendienstleister.

Der US-Auftragsfertiger Globalfoundries und Infineon investieren mehrere 100 Millionen Dollar in den Ausbau der Chip-Werke in Sachsen – und dringen auf mehr Unterstützung vom Bund.

Angesichts von Marktverschiebungen und wachsenden Kosten für neue Halbleiter-Generationen schwenkt die sächsische Mikroelektronik seit geraumer Zeit auf eine ,More than Moore‘-Strategie um: Statt den Miniaturisierungsprozess auf Transistorebene linear weiterzutreiben, werden alternative Fertigungs-Prozesse und Architekturen eingesetzt. Diese versprechen – bei recht günstigen Produktionskosten und Investitionen – mehr Funktionalität und Leistung der Chips. Aus diesem Trend heraus ist auch die jüngste Entscheidung des US-Auftragsfertigers ,Globalfoundries‘ zu verstehen. Er will in seinem Dresdner Chip-Werk ,Fab1‘ mit einem Investitionsaufwand von rund 250 Mio. $ eine neue Fertigungstechnologie und Transistor-Architektur einführen: Fully Depleted Silicon on Insulator (FD-SOI) in einem 22-nm-Prozess soll den Chip-Aufbau drastisch vereinfachen, dadurch etwa ein Viertel bis ein Drittel der bisherigen Prozessschritte sparen sowie die Zahl der benötigten – und eben recht teuren Lithografiemasken – reduzieren.

Universal Design und Ecodesign sind die großen Gestaltungsherausforderungen der Industrie und der Dienstleister im nächsten Jahrzehnt. Oberstes Ziel ist das Wohlergehen der Menschen. Deshalb wäre es naheliegend, zusammenzufügen, was zusam- men gehört. Doch leider tut man sich in Europa wie auch in den USA mit dem kombinatorischen Ansatz noch schwer. Universal Design und Ecodesign ringen hier jedes für sich noch um ihren Platz im öffentlichen und betrieblichen Bewusstsein. In Japan ist man bei beiden und in ihrer Verknüpfung miteinander schon weiter. Panasonic demonstriert in Tokio, wie Firmenstrategien aussehen, die beides involvieren, und fährt gut damit. // 

Universal design and Ecodesign are the current “big ideas” in industry and with service providers, for the next decade. The primary goal is to promote the welfare of people. For this, it would seem appropriate to bring together those things that should be brought together. Sadly, however, in the USA as in Europe, such a combined approach is difficult to achieve. Universal Design and Ecodesign are struggling for acceptance both at official policy-making level and as a business strategy. In Japan, by contrast, these two concepts taken separately or together, are much more widely accepted. Panasonic, in Tokyo, have demonstrated how corporate strategies involving these ideas appear, and they seem to be working successfully.

Als Gründungsmitglied des VdL und langjähriger Geschäftsführer von einem der Top-Leiterplattenhersteller Europas hat Hans J. Friedrichkeit die Branche über zwei Jahrzehnte mitgeprägt. Anlässlich seines 60. Geburtstages führte die PLUS-Redaktion folgendes Interview.

Hans Joachim Friedrichkeit wurde am 2. März 1947 in Schwelm, NRW, geboren. Er studierte Maschinenbau und schloss sein Studium 1970 als Diplom-Ingenieur ab. Das anschließende Studium Informatik und Wirtschaftsingenieurwesen beendete er 1973 als Diplom-Wirtschaftsingenieur FH.

Die SMT Maschinen- und Vertriebs GmbH &?Co. KG, die Reflowlötsysteme, Trocknungs- und Sonder- anlagen herstellt, feierte am 25. April 2007 während der Nürnberger SMT-Messe ihr 20-jähriges Firmen- jubiläum. Kunden und Lieferanten sowie zahlreiche andere Gäste waren zu einem Empfang mit nachfolgendem Abendprogramm eingeladen.

Hans-Günter Ulzhöfer, der Gründer, Geschäftsführer und alleiniger Inhaber der in Wertheim ansässigen SMT Maschinen- und Vertriebs GmbH & Co. KG, begrüßte die Gäste und ließ die Historie kurz Revue passieren. Das Unternehmen war u.a. wegen seiner Innovationen von Anbeginn an sehr erfolgreich.

Mentor Graphics hat den neuen Expedition-Enterprise-Flow für das Design von Leiterplatten vorgestellt. Große Unternehmen der Elektronikbranche können mit Hilfe dieses Flows das Potential von Designteams, in denen Mitarbeiter unterschiedlichster Disziplinen zusammenarbeiten, voll ausschöpfen. Der Flow bildet die Möglichkeit, das Intellectual Property (IP) des Unternehmens global zu erzeugen und den Teams weltweit zur Verfü- gung zu stellen. Zudem können Unternehmen, die diesen Flow nutzen, Designdaten in unternehmensweite PLM-, Supply-Chain- und Produktionssteuerungssysteme integrieren sowie Daten mit externen Design- und Fertigungsdienstleistern austauschen. Expedition Enterprise ist gekennzeichnet durch die Kombination von fortschrittlicher Leiterplattendesign-Technologie mit einer Bibliotheks- und Designdaten-Verwaltung sowie einem einheitlichen System zur Bearbeitung einzuhaltender Designvorschriften.

Unter PLM (Product Lifecycle Management) versteht man eine ganzheitlichen Sicht auf die Entwicklung, Herstellung und Markteinführung der Produkte eines Unternehmens. Dabei werden alle anfallenden Produktdaten integriert – von den ursprünglichen E-CAD und M-CAD-Entwürfen über die Stücklisten (Bills of Materials, BOMs) bis zu sämtlichen produktbezogenen Daten und Dokumenten über die gesamte Wertschöpfungs- kette hinweg. Diese Daten werden in die gesamten unternehmenskritischen Prozesse der internen und externen Arbeitsteams eingebunden, die notwendig sind, um ein Produkt zu entwickeln und schließlich auf den Markt zu bringen.

Neue Verbandsmitglieder

FED-Veranstaltungskalender

Aus dem Verbandsleben

Die FED-Geschäftsstelle teilt mit

IPC-Normen

Die GÖPEL electronic GmbH, Jena, stellte die neue Version 4.1 der integrierten Boundary Scan Entwicklungsum- gebung SYSTEM CASCON™ sowie eine neue Familie von Boundary Scan I/O Accessoires mit dem Namen CION-Module™ vor.

Das neue SYSTEM CASCON™ 4.1 weist mehr als nur verbesserte Features auf, denn die in Kooperation zwi- schen GÖPEL electronic und Router Solutions Inc. (RSI) unter dem Namen SCAN VISION™ II entwickelte neue Generation interaktiver Boundary Scan Visualizer für CAE-Daten wurde vollständig in das SYSTEM CASCON™ integriert. Damit ist die GÖPEL electronic GmbH laut Geschäftsführer Thomas Wenzel der erste Anbieter einer vollständig integrierten Boundary Scan Workbench, welche auch eine komplette Tool-Suite zur interaktiven Visualisierung von Schaltplan und Layout bietet. Die neuen Softwarewerkzeuge setzen durch ihre Fähigkeit, nicht nur Designdaten zu visualisieren, son- dern darin auch Logikzustände einzuspiegeln und gleichzeitig als Eingabemedium zu fungieren, einen neuen Standard in punkto Komfort und Performance.

Die parallele Entwicklung von Produkten ist eine Voraussetzung für deren schnelle Markteinfüh- rung. Es werden Concurrent Engineering Methoden beschrieben, für die heute EDA-Werkzeuge auf dem Markt verfügbar sind. Ablauf und Synchro- nisation der Entwicklung innerhalb der einzelnen Methoden werden im Detail dargestellt. // 

The development of several products in parallel is almost a mandatory requirement for their rapid launching into the market. Concurrent engineering methods are described, as they are currently implemented. A detailed description is provided of the sequence of stages and their synchronisation and the various methods employed, as given.

DEK erweiterte sein Angebot an Prozess-Support-Produkten

Temperaturen messen – aber richtig

GÖPEL electronic präsentiert die neuste Version der Boundary Scan Software SYSTEM CASCON Version 4.01A

Kollimator für Röntgenröhre verbessert Bildqualität

Neue Überstrom-Leitungsschutzmodule von Bourns

Das European Institute of Printed Circuits (EIPC) hat am 23. Juli ein Technologieseminar mit dem Thema „Lösung der schwierigsten Registrationsprobleme bei der Leiterplattenfertigung" angeboten. Durchgeführt wurde es bei INBOARD, Karlsruhe. Mit über 50 Teilnehmern war das Seminar deutlich besser besucht als erwartet. Dies zeigt den Bedarf an derartigen Veranstaltungen.

Nach der Begrüßung durch Paul Waldner, Präsi- dent des EIPCs, der die gesamte Veranstaltung leitete, berichtete Bernd Günther, INBOARD, über die Toleranzen der SIMOV Leiterplatten mit ein- gebetteten Bauteilen. Zunächst stellte er das SIMOV-Verfahren (Siemens Mehrschicht-Oberflächenverdrahtung) vor, das durch gelaserte Microvias, integrierte passive Bauelemente und mehrfache Verpressungen charakterisiert ist (PLUS 3/2000, S. 391). Dann legte er die Vorzüge von LDS (Laser Direct Structuring) und PHD (Partial High Density) dar (PLUS 3/2000, S. 395). Die derzeitigen Fertigungstoleranzen sind in Tab. 1 zusammengefasst.

Der Automotive-Markt entwickelt sich schnell mit dem Ziel des hoch automatisierten Fahrens bis 2020. Allerdings erfordert dies nach Level 3 und darüber hinaus hohe Rechenleistungen bei hoher Sicherheit und Qualität.

Die OEM- und Klassifikation-1-Systementwickler erstellen zunächst Prototypen-Systeme auf PCs. Zur Verifikation im Fahrzeug gelten jedoch Forderungen wie geringer Stromverbrauch bei hoher Leistung, hohe Temperaturen, funktionale Sicherheitsstandards und die jeweiligen Systemspezifikationen. Hier kommt eine neue Entwicklungsplattform für sichere ECUs (Electronic Control Units) basierend auf ISO-26262-ASIL-B-konformen SoCs (System-on-Chip) und einer ISO-26262-ASIL-D-konformen MCU (Micro Control Unit) von Renesas Electronics ins Spiel.

Ursprünglich entwickelt für die problematische Trocknung von Silberleitpasten auf Folientastaturen, wird der Beltrotherm Thermo-Trockner heute meist für die Herstellung von Leiterplatten ein- gesetzt, neuerdings auch für die Produktion von Biosensoren.

Das Trocknungsprinzip besteht aus einer Kombination von Heißluft im Umluftverfahren und langwelliger IR-Strahlung. Durch diese Kombination der Trocknungstechniken konnten die Trockenzeiten für Photoresiste und Siebdruckfarben drastisch reduziert werden.

4. Internationaler Workshop für Flip Chip, CSP, Wafer Level Packaging, 22.-23. April 2002, Berlin

Die Baugruppen- und Geräteproduzenten können in den nächsten Jahren neue Integrations- und Miniaturisierungsmöglichkeiten nutzen. Flip Chip- und Chip Size Packaging (CSP)-Technologien bieten schon bald der Praxis die Möglichkeit, die Miniaturisierungsfortschritte der Halbleitertechnologie noch stärker in die Baugruppenebene,, weiterzureichen “ als bisher. Das ist eine der wichtigen Botschaften aus dem Workshop. Mittels Stapelung von IC-Chips und optionaler Einbettung ehemals diskreter externer passiver Bauelementechips in die Verbindungsstrukturen lassen sich extrem kompakte CSP-Module wie nach einem Baukastenprinzip realisieren. System in Package (SIP) Assembly ist der neue Begriff dafür. So kann man mehr als bisher den konkreten spezifischen Kundenanforderungen entgegengekommen. Noch eine Ebene tiefer, auf der Ebene der Leiterplattenboards, wird die Miniaturisierung ebenfalls fortgesetzt durch adäquate weitere Verringerung der Leiterzugbreiten und -abstände, durch allmählichen Übergang zu passiven 0201- bzw. 01005-Chips. Zusätzlich kann man passive als auch aktive Chips in die Leiterplatte selbst integrieren. Embedded Systems heißt dieses Prinzip. Auf Designer und Produzenten von Baugruppen warten neue Herausforderungen einer vielschichtigen horizontalen und vertikalen Diversifizierung.

Omron stellte mit G8N, D8M-D8 und B-MLA drei neue Highlights vor

„Flash Memory“- Adapter zur wirtschaftlichen Überbrückung von Bauteilmangel

Seit mehreren Jahren werden in Japan nach dem JISSO Konzept verstärkt Geräte für die Elektronikindustrie entwickelt. Die Arbeitsweise nach JISSO beschreibt die lückenlose Zusammenarbeit von allen Disziplinen, d. h, von der Geräteidee über das Design, vom Silizium über das Chip Package, die Leiterplatte, das Bestücken bis hin zum fertigen Gerät wird alles geplant und als Gesamtkonzept realisiert.

Um die verschiedenen Elektronikprodukte bzw. deren Prozesse realisieren zu können, werden unterschiedliche, für die jeweilige Applikation optimierte Trockner-Lösungen benötigt. Aufgrund seiner langjährigen Erfahrung im thermischen Anlagenbau kann Rehm eine große Palette an Trocknern anbieten bzw. mit dem jeweiligen Anwender eine spezifisch neue Lösung entwickeln. Einige Beispiele werden in diesem Artikel vorgestellt.

Horizontal-Trockner, Vertikal-Trockner, Infrarot- Trockner, Ultraviolett-Trockner, Stickstoff-Trockner, Rolle-zu-Rolle-Trockner – dies sind nur einige Bezeichnungen, welche die Vielfalt der thermischen Systeme beschreiben, die in der Elektronikindustrie zum Einsatz kommen. Daher ist es schwierig, eine klare Systematik zu erstellen, die alle Varianten einzuordnen vermag. Der Überbegriff ‚Trockner‘ wird meist für thermische Systeme verwendet, mit denen nicht gelötet, gesintert oder diffusionsgelötet wird, also keine stoffschlüssige Verbindung hergestellt wird. Hierbei kann es sich um reale Trocknungsprozesse handeln (z. B. das Trocknen von Pasten), das Aushärten (z. B. von polymeren Beschichtungen), den Burn-in-Prozess (Einbrenntest für Bauelemente, um Frühausfälle zu lokalisieren) oder das Tempern (um spezielle Eigenschaften von Verbindungsmaterialien zu erzeugen).

Arbeitsschritte zur Reinigung der Werkstücke vor, während und nach der Fertigung von Produkten sind in allen Fertigungstechnologien und Branchen oft die wesentlichsten qualitätsbestimmenden Faktoren. Das gilt vor allem für Beschichtungen mit Mikro- und Nanoschichten. In diesem Microelectronics Saxony berichtet der Autor von einen Workshop der Europäischen Forschungsgesellschaft Dünne Schichten e.V. zur nasschemischen Reinigung, über die Wirkung, Entfernung und Analyse filmischer Verunreinigungen. Besonders wichtig sind Reinheit und Fehlerfreiheit in der Halbleitertechnik, in der inzwischen in Atomdimensionen gedacht wird. Der Autor informierte sich in der Freiberger Compound Materials GmbH über die Herstellung hochreiner Gallium-Arsenid-Wafer.

Die S32K-Baureihe von Freescale Semiconductor ist die erste Mikrocontroller-Produktlinie, die für Entwickler von Automotive-Software konzipiert wurde. Deren neue Automotive-Architektur basiert auf der verbreiteten ARM-Cortex-Technologie. Sie zeichnet sich durch Hard- und Software-Skalierbarkeit, raschere Entwicklung durch zukunftssichere Funktionen und optimale Wiederverwendung von Software aus.

Das Programm TopoR (Topological Router) [1-3] dient zur Optimierung von Leiterplattenlayouts, die zuvor mit anderen Systemen in Formaten wie PCAD ASCII PCB, PADS ASCII PCB oder DSN erstellt wurden. Die in TopoR realisierten Algorithmen und Software-Tools ermöglichen eine besonders effektive Ausnutzung der zur Verfügung stehenden Montage- und Entflechtungsfläche, was dem CAD-Programm TopoR einen wesentlichen Vorteil im Vergleich zu vergleichbaren Programmen verschafft.

Startschuss für ZVEI-Dienstleistungsinitiative „Services in EMS" auf der electronica2006

EITI Crazy Guy Meeting – Neue Technologien zur Produktion von Baugruppen

 Ralph Bronold neuer Vorsitzender der Fachgruppe Passive Bauelemente

Peter Gresch neuer Vorsitzender der Applikationsgruppe Automotive

Rüdiger Prill neuer Vorsitzender der Fachgruppe Elektromechanische Bauelemente

Anwendung der EU-Abfallverbringungs- verordnung ab 12.?Juli?2007

Noch reichlich (Umsatz-)Potential bei Messebeteiligungen

Programm der Deutschen Ratspräsidentschaft im 1.?Halbjahr 2007

 Schwacher Halbleitermarkt in Deutschland zum Jahresende 2006 – Halbleiterbranche setzt auf Trendwende im ersten Quartal 2007

Umsätze der Leiterplattenhersteller im Oktober gestiegen

Trainingsangebote Verbindungstechniken gemeinsam mit PIEK (1.?HJ)

Cookson Electronics Assembly Materials (CEAM) veranstaltete am 23. Mai 2007 einen informativen Tag der Automobilelektronik, der von 50?Technikern und Führungskräften im ZVE-Ausbildungszentrum in Oberpfaffenhofen besucht wurde. Dieses technische Forum beinhaltete Programmpräsentationen durch Redner von Seho, Siemens Corporate Technology, Lackwerke Peters, EADS und Cookson Electronics. An diese Vorträge schlossen sich sehr lebhafte, offene Foren zur Beantwortung von Fragen an.  Die Themen konzentrierten sich im Wesentlichen auf die Herausforderungen, denen sich die Zulieferfirmen für Automobilelektronik bei der Umstellung auf bleifreie Lötprozesse gegenüber sehen. Trotz vieler Aus- nahmen der EU-RoHS-Gesetzgebung für die Automobilbranche arbeiten viele Unternehmen schon heute auf eine bleifreie Produktion hin.

Der neue DFT Analyzer™ von ASSET® InterTech Inc. reduziert die Fertigungs- und Testkosten, indem er die Boundary-Scan-DFT-Features (Design-for-Test) eines Leiterplattendesigns noch vor dem Bau eines Prototyps prüft. Darüber hinaus ermittelt der DFT?Analyzer den Um- fang der Boundary-Scan-Testabdeckung eines Designs und empfiehlt Änderungen zur Erweiterung der Abdeckung.

„Allzu oft verzögert sich die Entwicklung eines neuen Produkts beim Wechsel von der Entwicklung in die Herstellung, weil eine Leiterplatte nicht ausreichend getestet werden kann und deshalb ein neues Design erforderlich ist. Ohne hinreichende Testabdeckung kann sich aber der Hersteller nicht auf die Qualität des Produktes verlassen“, kommentierte Reg Waller, European Director von ASSET InterTech. „Der DFT Analyzer verringert verschiedene Terminrisiken und reduziert die Test- und Prototyping-Kosten, indem er Warnungen an Designer und Testingenieure bereits in einer Frühphase des Prozesses ausgibt, wenn es noch einfacher und wesentlich kostengünstiger ist, das Produkt testbar zu machen.“

Optische Leiterplatten Inspektion

Kupfer-Schichtdicke auf Leiterplatten rasch bestimmt

Kürzer werdende Time-to-Market, kürzer werdende Taktzeiten digitaler Schaltungen, schärfere EMV-Vorschriften, zunehmender Preiskampf bei den Produkten stellen die Gerätehersteller vor immer neue, komplexere Probleme. Greift man sich die EMV der Produkte heraus, so lassen sich bereits in ihrem Entwicklungsstadium spätere eventuelle „Nach- besserungskosten" durch möglichst frühzeitige Analyse des zu erwartenden EMV-Verhaltens vermeiden. Der Beitrag befasst sich mit der Frage, welchen Nutzen die Analyse-Software HyperLynx zusammen mit dem Einsatz von IBIS-Modellen bringen kann. // 

Time-to-market schedules grow ever tighter, cycle- times of digital circuitry become ever smaller, EMC Regulations are ever stricter and equipment manufacturers are faced with unrelenting price wars. By getting to grips with EMC issues at the earliest possible stage, one can minimize subse- quent “remediation costs”. The article highlights the question, to what extend HyperLynx can be beneficially used, in combination with the use of IBIS models.

Bei einem Umsatzplus von 5 % konnte ein Jahresüberschuss von 4,4 Mio. € erwirtschaftet werden. Wesentlichen Anteil daran hat der Veräußerungsgewinn aus dem Verkauf der Minderheitsbeteiligung an der Pentex-Schweizer Circuits Ltd. Der Hauptversammlung wird eine Bonusdividende von 0,35 € vorgeschlagen. Die Erwartungen für das Geschäftsjahr 2005 sind gedämpft.

Die 4. Internationale Bleifrei-Elektronik-Konferenz, die gemeinsam von IPC und JEDEC veranstaltet wurde, fand vom 21. - 22. Oktober 2003 in Frankfurt a. M. statt. Schwerpunktthemen waren neben der eigentlichen Umstellung vor allem Zuverlässigkeitsaspekte, insbesondere die Whisker-Problematik.