Artikelarchiv

Leiterplatten als Montagebasis für elektronische Baugruppen führten vor einigen Jahren noch ein Schatten- dasein im Vergleich zu vielen hochwertigen elektronischen Bauelementen. Diese Situation hat sich inzwischen grundlegend geändert. Der Kostenanteil der Leiterplatten am Wert der elektronischen Baugruppen ist durchschnittlich gesehen erheblich gestiegen. Ergänzend dazu spielt die einwandfreie Beschaffenheit der immer komplizierter aufgebauten Leiterplatten eine wachsende Rolle in der Funktionssicherung der Endprodukte. Alles dieses ist Grund genug, der Qualitätssicherung in der Leiterplattenfertigung mehr Aufmerksamkeit als bisher zu schenken. Die Richtlinie IPC-A-600F „Acceptability of Printed Boards" des amerikanischen Fachverbandes IPC kann den Unternehmen dabei große Hilfe erweisen.

Zu den wichtigsten und interessantesten Normen, die der amerikanische Fachverband IPC bisher herausgebracht hat, gehört die reich und bunt illustrierte IPC-A-610B. Sie enthält auf 140 Seiten A4 eine textliche Zusammenstellung von Qualitäts-Abnahmebedingungen für elektronische Baugruppen, die visuell durch viele mehrfarbige Prinzipdarstellungen und Fotos untermauert werden. In diesem Beitrag wird der inhaltliche Aufbau der Norm zusammenfassend vorgestellt. Anhand eines ausgewählten Inhaltspunktes erhält der Leser einen Eindruck, welche Art von Informationen und Hinweisen der Nutzer erwarten kann. Dabei ist von besonderem Interesse, daß der Fachverband Elektronik-Design e. V. die Norm Anfang 1999 in die deutsche Sprache übersetzt hat.

Es ist gut bekannt, dass Rückstände auf Leiterplatten und Baugruppen zu ernsthaften Zuverlässigkeitsproblemen führen können. Der Wechsel von bleihaltigen zu bleifreien Loten beziehungsweise Materialien in den letzten Jahren hat viele Veränderungen in der Ausführung einzelner Prozessschritte der Elektronikfertigung mit sich gebracht...

Zuverlässigkeit bei elektronischen Baugruppen ist heute ein wichtiges Thema, das von der Industrie als Voraussetzung für eine zuverlässige Lieferung erwartet wird. Unter dieser Prämisse hat das IPC Europa eine FORUM-Veranstaltung organisiert. Sanjay Huprikar, IPC Vice President Member Success, begrüßte die zahlreich angereisten Teilnehmer aus England, Frankreich, Italien, den USA und Deutschland. Er erklärte, dass die zweitägige Veranstaltung 16 Vorträge zum Thema Zuverlässigkeit hat und dass ihre Sponsoren die Veranstaltung unterstützen.

Im Unterschied zu einfachem, zweidimensionalem Röntgen ist beim 3D-Röntgen eine Beurteilung des Lotdurchstieges an THT-Steckverbindern möglich. Baugruppen, die dem IPC-Standard unterliegen, müssen je nach IPC-Klasse einen Durchstieg am Stecker- Pin von 50 % bis 75 % aufweisen. Durch schichtweise Auswertung der Lötverbindung zur Berechnung des Lotdurchstiegs kann dieses Kriterium erfüllt werden. Die Grenzen der Röntgentechnologie liegen in diesem besonderen Anwendungsfall allerdings in der Anforderung an die Bewertung der umlaufenden Benetzung des Pins sowie der Benetzung der Anschlussfläche. Nach den IPC-Vorgaben muss die Benetzung umlaufend zwischen 270° und 330° betragen. Nur die Kombination zweier Technologien erfüllt die Maßgaben: durch ein integriertes und vollautomatisches AOI-Modul kann die umlaufende Benetzung des Pins sowie die Benetzung der Anschlussfläche auf der Lötseite beurteilt werden. 

Nach fünf Tagen intensiver Schulung und Prüfung am Standort des IPC-Trainingszentrums PIEK in Heerlen, Niederlande, graduierten 11 Teilnehmer aus fünf europäischen Ländern, teils zum „proficiency worker“, teils zum „instructor“. Fast alle Teilnehmer kamen aus produzierenden Firmen der Elektronik-Industrie.

Im Heft 1/99 wurde in dem Beitrag „ Das neueste zu IPC-Normen“ die Normenarbeit des amerikanischen Fachverbandes IPC vorgestellt und ein Überblick über die jüngsten Normendokumente für Design, Leiterplatten- und Baugruppenfertigung gegeben. Neben diesen neuen Dokumenten sind in den einzelnen Fachdisziplinen jedoch weitere Unterlagen im Einsatz, die bereits in den vergangenen Jahren entstanden sind. Der vorliegende Beitrag gibt dazu eine Übersicht über die wichtigsten Dokumente für das Design von Leiterplatten und stellt einige inhaltlich kurz vor. //
In Issue 1 (1999) of this journal, a report on ,,Latest Developments in IPC Standards “ described the standardisation activities of the US Professional Body,
the IPC, and the most recent of their standards documents relating to pcb design, and assembly were surveyed. In addition to these most recent documents, there exist in some branches of the technology, additional supporting texts which are still relevant though they date back to previous years. This report provides
an overview of these longer-established guidelines and requirements as they relate to pcb design and gives a partial listing oftheir content.

Am 9. Dezember 2010 lud die FED-Regionalgruppe Du?sseldorf FED-Mitglieder und Gäste zu einer Vortragsveranstaltung nach Mönchengladbach ein. Als Gastgeber des Treffens stellte der mittelständische Baugruppen-Auftragsfertiger Helmut Beyers GmbH geeignete Räume zur Verfügung. Einen breiten Raum in der Tagesagenda nahm der ausführliche Vortrag von Lars Wallin, aus Schweden angereister IPC-Repräsentant in Europa, mit dem Titel IPC-Richtlinien – ein Werkzeug für Qualität und Zuverlässigkeit in Anspruch. Den Teilnehmern bot sich ein zweistündiger, recht kurzweiliger Vortrag zu einem eigentlich trockenen Thema.

Federführend bei der Erstellung von Richtlinienwerken für Design und Fertigung von Leiterplatten als auch elektronischen Baugruppen ist weltweit der amerikanische Fachverband IPC. Das betrifft auch spezifische Richtlinien für hochdichte Baugruppen unter Anwendung von Micravias (FIDI-Techniken). Seit 1999 sind mehrere Richtlinien zu diesem Thema herausgegeben worden, die HDl-Baugruppen aus unterschiedlichen Blickwinkeln berühren: Laminate, Design, Leiterplattenfertigung. Jedoch tangieren auch andere Richtlinien die Fertigung hochdichter Baugruppen, ohne dieses in ihrem Titel deutlich erkennen zu lassen. Außerdem bauen alle diese Richtlinien mehr oder weniger auf den sogenannten Basisrichtlinien für Laminate, Design, Leiterplatten und Baugruppen (Generic and Sectional Standards) des IPC auf. Nachfolgend wird hierzu eine kurze Übersicht unter Berücksichtigung der genannten Zusammenhänge gegeben. Damit soll den potentiellen Anwendern von IPC-Richtlinien das Verständnis zur Arbeitsweise des IPC erleichtert werden.

Während eine IPC-Richtlinie für die Trocknung, Verpackung, Lagerung und den Transport von unbestückten Leiterplatten noch auf sich warten lässt, wurde im August 2008 die Serie von IPC-Richtlinien für Bauteile, zu diesem Thema, vervollständigt. Es handelt sich um die IPC-J-STD-075 (Classification of Non-IC-Electronic Components for Assembly Processes). Sie ersetzt die IPC-9503 (Moisture Sensitivity Classification for Non-IC Components). Seit Mitte März liegt die deutsche Übersetzung der IPC-J-STD-075 vor. Sie ergänzt die bereits übersetzten Richtlinien IPC-J-STD-020D (Klassifizierung feuchtigkeits-/reflowempfindlicher nicht-
hermetischer Halbleiterbauteile für Oberflächenmontage) und IPC-J-STD-033B.1 (Handhabung, Verpackung, Versand und Einsatz feuchtigkeits-/reflowempfindlicher Bauteile für Oberflächenmontage). Im vorliegenden Artikel werden Inhalte,
Zusammenhänge und Anwendung der drei Richt-
linien erläutert. Außerdem wird detailliert auf Inhalte und Aufgaben der neuen IPC-J-STD-075 eingegangen.

Mit dem zunehmendem Bedarf nach Schutzbeschichtungen zur Verbesserung der Lötbarkeit hat sich auch die Vielfalt der Beschichtungen erhöht. Dieser Anstieg treibt die Entwicklung neuer Beschichtungen voran, die eine breite Palette von Merkmalen und Kompromissen aufweisen.

Normen und Richtlinien haben in unserer Zeit, aufgrund des rasanten technischen Fortschritts, nichts von ihrer Bedeutung verloren. Im Gegenteil, je differenzierter und komplexer Baugruppen, Geräte und Systeme werden, desto dringender benötigt die Fachwelt aktuelle Regeln und hilfreiche Leitlinien. Gerade was die Aktualität, aber auch die nationale und internationale Akzeptanz betrifft, nehmen die Richtlinien des IPC (Association Connecting Electronics Industries, ehemals Institute for Printed Circuits) einen hervorragenden Platz ein. Die Komplexität die das gesamte IPC-Richtlinienwerk inzwischen erreicht hat macht dem Anwender die Auswahl, der für ihn wichtigen und hilfreichen Richtlinien, allerdings nicht immer einfach.

IPC-Richtlinien fallen nicht vom Himmel, sondern werden von IPC-Projektgruppen (Standard Commitees) erarbeitet, deren Mitglieder meist aus Industrieunternehmen kommen, die ein Interesse an der Standardisierung von technischen Sachverhalten haben, welche in Zusammenhang mit ihrer Geschäftstätigkeit stehen. Aus diesem Grund finden sich hier unter anderem Unternehmen aus dem Design, der Leiterplatten- und Baugruppenfertigung. Aber auch Unternehmen, die Software für das Design von Leiterplatten und Baugruppen entwickeln sowie Unternehmen der Zulieferindustrie für Basismaterialien, Bauelemente, Lote und Flussmittel, sowie Chemikalien. Die einzelnen Projektgruppen werden von Mitarbeitern des IPC betreut. Die Regeln für die Erarbeitung der Richtlinien sind der 42-seitigen Schrift Standardization Process of the IPC schriftlich festgelegt und können von der Internetseite des IPC herunter geladen werden (www.ipc.org/4.0_Knowledge/4.1_Standards/IPCANSI.pdf).

Der US-Fachverband IPC hat in den Jahren nach der Jahrtausendwende wiederholt Standardisierungsaufgaben für Technikgebiete der Elektronikindustrie übernommen, mit denen er vorher inhaltlich nichts bzw. wenig zu tun hatte oder die neu entstanden sind. Ein Beispiel dafür ist Printed Electronics – gedruckte Elektronik. In den letzten fünf Jahren entstanden Richtlinien für Design, Träger und Leitermaterialien, die aufgrund des hohen Entwicklungstempos bereits wieder aktualisiert werden.

Printed Electronics, gedruckte
Elektronik, bezeichnet elektronische Bauelemente, Baugruppen und Anwendungen,
die vollständig oder teilweise
mittels Druckverfahren hergestellt werden. Anstelle der
Druckfarben werden elektronische Funktionsmaterialien, die u. a. in flüssiger oder
pastöser Form vorliegen, auf
starre oder flexible Träger
aufgebracht (Abb. 1). Häufig handelt es sich dabei um
organische Materialien, wes-
halb gedruckte Elektronik
ein Teilgebiet der organischen Elektronik ist. In den Bereich der Printed Electronics gehören heute u.a. RFID, OLED-Displays und photovoltaische Zellen (Solarzellen).

Mit der gemeinsamen Erarbeitung einer Strategie-Roadmap zur Planung von Auslandsfertigungen für die Elektronikmontage aktivieren der amerikanische IPC und das britische Marktforschung-Unternehmen BPA ihre Zusammenarbeit. Die Studie will Elektronikdienstleistern wie CEM nun Hilfe bei der Planung ihrer mittel- und langfristigen Auslandsaktivitäten geben.

Der amerikanische Fachverband IPC hat im August eine Studie herausgebracht, die dem Management von Elektronikunternehmen Hilfe bei der Planung von Fertigungen im Ausland geben soll (Abb.). Das 145-seitige Dokument trägt den Titel ,Where in the World? A Regional Strategy Roadmap for Electronics Manufacturers' (Wo in der Welt? Eine regionale Strategie-Roadmap für Elektronikproduzenten).

Der amerikanische Fachverband IPC hat im April die Studie PCB Technology Trends 2011 veröffentlicht. Sie zeigt auf, welche Veränderungen die voranschreitende Miniaturisierung und die High-Speed-Technologie bezüglich der Prozesse und Materialien für die Leiterplattenherstellung mit sich bringen...

Zusätzlich zu den IPC-Richtlinien gibt es auf diesen basierende ,Trainingshandbücher & Nachschlagewerke'. Früher standen letztere nicht in Deutsch zur Verfügung. Das hat sich in den letzten Jahren geändert. Inzwischen gibt es eine komplette Reihe dieser Trainingshandbücher & Nachschlagewerke in deutscher Sprache. Sie sind von der Trainalytics GmbH, Lippstadt, einem auf Training und Analytik in der Elektronik fokussierten Unter- nehmen übersetzt worden und können auch dort beschafft werden.

Unter dem Titel „Managing in der elektronischen Industrie für eine langfristige Gewinnoptimierung" fand am 10. Oktober 2007 das erste Council für Elektronik Manufacturing Services (EMS) in Kopenhagen statt. Es war das erste gemeinsame EMS Council Meeting, das vom IPC in den USA und dem EIPC aus Europa organisiert wurde. Die Veranstaltung hatte sich zur Aufgabe gesetzt, den europäischen EMS-Firmen durch gezielte Informationen und einen aktiven Erfahrungsaustausch eine bessere Basis zur Ausrichtung auf die geänderten Bedürfnisse der Elektronikindustrie zu vermitteln.

Obwohl die erste IPC/FED Conference on Embedded Components, die in Frankfurt veranstaltet worden ist, einen umfassenden und aktuellen Überblick über die noch junge Technologie des Einbettens von Komponenten in Leiterplatten geboten hat, waren nur etwas über 50 Teilnehmer aus ganz Europa und den USA gekommen. Die Vorträge wurden von einer Tischausstellung begleitet, in der ECT-Produkte und dafür geeignete CAD-Tools vorgestellt wurden.

Nach der offiziellen Begrüßung und einer kurzen Einführung informierte Jürgen Wolf, Würth Elektronik, ausgehend von der Historie über die Entwicklung der ECT (Embedded Component Technology) zur Realisierung von multifunktionellen Leiterplatten (MFB) und Packages (MFP) in Gegenwart und Zukunft. Dabei ging er u. a. auf die von der Hofmann Leiterplatten GmbH entwickelte und patentierte AML-Technik (Aktiver MultiLayer), die i²Board-Technik der Schweizer Electronic AG und die ECP-Technik von AT&S sowie das Einbetten von MOSFETs durch Infineon ein.

Immer dann, wenn die Verbindungen zwischen Leiter- platten und elektronischen Bauteilen großem Stress ausgesetzt werden, können in den Baugruppen Funktionsprobleme entstehen. Entwickler und Hersteller müssen wissen, wie diese mechanischen Spannungen zu messen sind. Dann können sie ermitteln, ob Teile einem so großen Stress unterworfen werden, dass Aus- wirkungen auf die Zuverlässigkeit zu erwarten sind. Es ist jedoch nicht einfach, den Stress nach einheitlichen Verfahren zu messen, wenn beispielsweise EMS-Dienstleister und OEM versuchen, maximale Stresswerte festzulegen.