Artikelarchiv

Nach dem Mooreschen Gesetz nimmt die Leistungsfähigkeit der modernen Mikroelektronik seit den 70er Jahren alle 15 Jahre um drei Größenordnungen zu. Aufgrund der immer höheren Komple- xität der Produkte, insbesondere von SoCs (System on the Chip), stiegen die Testkosten in den letz- ten Jahren erheblich. Nach der im Jahr 2001 von der Semtech-Gruppe aktualisierten International Technology Roadmap for Semiconductors (ITRS) werden in ca. 10 Jahren die Testkosten pro Tran- sistor die Herstellungskosten übertreffen. Schon jetzt kostet eine Testzelle für komplexe SoC-Bau- steine (System on the chip) mehrere Mio. Euro.

Die Forschungsfabrik Nürnberg ist das Flaggschiff der High-Tech-Offensive für ganz Nordbayern. Sie wurde noch in der Umzugsphase am 20. Juni 2002 der Presse vorgestellt.

Auf der grössten Halbleiter-Fachmesse der Welt, der Semicon West in San Jose, Kalifornien/USA, präsentierte sich ESEC als ein führender Anbieter von Chip- montageautomaten und Systemlösungen mit innovativen Neuerungen u. a. einer neuen Bondkopf-Technologie für Wire Bonder und einer Die-Attach-Lösung mit erhöhter Positioniergenauigkeit.

Der vorliegende Artikel basiert auf einer Studie, die in Zusammenarbeit der größeren Unternehmen der schwedischen Verteidigungsindustrie durch- geführt wurde, um die Kenntnisse über neue Bauformen und Packagingtechnologien zu erweitern.//

This article is based on an exercise in which major Swedish companies involved in the Telecommuni- cations and Information industries participated, in order to widen the knowledge of new assembly formats and packaging technologies.

Deutsche IMAPS-Konferenz

Begleitende Ausstellung auf der Deutschen IMAPS Konferenz 2002 an der Technischen Universität München

Informationen zur 14th European Microelectronic and Packaging Conference & Exhibition EMPC 2003

Internet-Auftritt für die 14th European Microelectronic and Packaging Conference &Exhibition

Kontakte und Adressen des IMAPS-Vorstandes

TRONEX-Schneider: unentbehrliche Montagehilfen

Halbautomatischer Bonder 5432 für die Hochfrequenztechnik

Komfortabel Dosieren mit DIMA Dispensern

Automatischer Pull- und Sheartester 5600

Probes für Lötfehlertest an Fine Pitch ICs und BGAs

AAT Aston mit neuen Hochleistungs-Handlötsystemen sowie modularem Arbeitsplatzsystem

Neuer Tisch-Roboter mit vergrößertem Arbeitsbereich von GLT

Neues Leiterplatten-Reparaturtestsystem für die Prototypen- und Kleinserienfertigung

Am 2. und 3. Juli 2002 war es wieder soweit: In Furt-wangen fand der zweitägige TECS-Workshop zum Thema Testverfahren und Teststrategien in der Elektronik statt. Dabei drehte sich alles um die Frage: Wie können die Strategien zur Prüfung bestückter Leiterplatten optimiert werden?

Bob Willis, Electronic Presentation Services, Chelmsford, Essex, England, discusses the baking of PCBs. He explains among others a test to determine if a board requires baking and how baking is done well.//

Bob Willis, Electronic Presentation Services, Chelms- ord, Essex, England, diskutiert das Tempern von Leiterplatten. Er erläutert u. a. einen Test zur Bestimmung, ob eine Leiterplatte getempert werden muss, und wie das Tempern ausgeführt werden sollte.

Die sehr kleinen Chip-Scale-Packages und 0201- Gehäuse erschweren die Kontrolle des Lotpastenauftrags in besonderem Maße. Meist werden Fehler erst am Ende des Produktionsprozesses aufgedeckt, wenn schon hohe Kosten entstanden sind. Abhilfe schafft ein 3D-Laserscanner, der das Lotpastenvolumen als häufigste Fehlerquelle prüft.//

Because of their extremely small size, Chip-Scale- Packages and 0201 Packages makeprocess control of solder paste application exceedingly difficult. In most cases, defects show up only right at the end of the production process at which point the production costs are irrevocably committed. To minimise this, a 3D laser scanner can be used, which reports ofthe volume ofsolderpaste applied, this being the most commonsource ofdefects.

Den Stand der Dinge verdeutlichte das 9. Treffen des Fachkreises Bleifreie Elektronikbaugruppen (BFE) am 28. und 29. Mai 2002 beim ZVEl in Frankfurt am Main. Dr. Gundolf Reichelt, TechnoLab GmbH, Berlin, moderierte als BFE-Leiter die gemeinsam mit dem ZVEl organisierte Veranstaltung, bei der neben der Diskussion von BFE-Aktivitäten und -Projekten interessante Fachvorträge zur Bleifrei-Technik gehalten wurden, über die nachfolgend berichtet wird.

Eine aufwendige 3-D Röntgeninspektion von Lötstellen unter Area Array Packages kann bei weniger komplexen Baugruppen umgangen werden, wenn das Anschlusspad auf der Leiterplatte so gestaltet wird, dass es signifikant von der Kreisform abweicht. Typische Lötfehler wie offene Lötstellen oder unzureichende Benetzung können dann auch kostengünstig und zuverlässig mit 2-D Röntgeninspektion detektiert werden.

A time-consuming 3D X-ray inspection of solder pads beneath Area Array packages can be avoided, at least in the case of less complex assemblies, if the connector pad on the printed circuit board is configured such that it deviates significantly from a circular shape. Typical solder defects, such as incompletely covered solder deposits or inadequate wetting, can then be cost-effectively and reliably detected using 2D X-ray methods.

Stand der Technik

Die heute eingesetzten Spannrahmen für Metallschablonen arbeiten prinzipiell alle nach derselben Methode. Dabei werden Verbindungselemente, die als Haken oder Bolzen ausgebildet sind, in Blechöffnungen geführt, die dann die Spannkraft auf das Blech übertragen und für die Spannung der Schablone sorgen. Die Spannkraft wird wahlweise von einer Feder oder von einem pneumatischen Element erzeugt.

Obwohl in den letzten Jahren die Diskussion zum Thema Lotperlen ruhiger verläuft, ist das Problem bei vielen Herstellern von elektronischen Flachbaugruppen noch lange nicht vom Tisch. Viele Baugruppenfertiger können noch immer nicht auf kostenintensive Reinigungsschritte (Bärsten) zur Entfernung der Lotperlen verzichten. Das durch die Mobilität einiger Lotperlen auf der Baugruppe permanent vorhandene Kurzschlussrisiko stellt ein kaum quantifizierbares Zuverlässigkeitsproblem dar. Aus diesem Grund sind in vielen Industriestandards Lotperlen als Lötfehler definiert. Am häufigsten wird Bezugaufden Standard ANSI/IPC- S-815 genommen, der 5 Lotperlen der Größe 0,13 mm Durchmesserpro Quadratzoll zulässt. In folgendem Artikel werden einige Ursachen für die Lotperlenentstehung beim Reflowlöten aufgezeigt und Maßnahmen zu ihrer Vermeidung diskutiert.//

Although in recent years, the discussion on solder balls has not been as vigorous as hitherto, it remains true that for many assemblers, this is a problem that has by no means been solved. Many assembly manufacturers continue to believe they have no option but to employ costly cleaning stages .such as brushing, in order to remove these solder balls,            As long as these are present, there remains an            ever-present, though hard-to-quantify, danger that, by migratingfrom their original position, they will cause a short-circuit and thereby create a reliabilityproblem. For this reason, thepresence ofsolder            balls is rated, in many industry standards, as a soldering defect. Most commonly, the ANSI/IPC Standard S-815 is cited. This permits a maximum of 5 solderballs of size up to 0.13mm diameterp er square inch. In the article, the causes of solderpearl formation in reflow soldering are discussed and measures to avoid theirformation proposed.

Am 2. Juli 2002 wurde das in München liegende Anwendungszentrum Rolle-zu-Rolle des Fraunhofer Instituts für Zuverlässigkeit und Mikrointegration (IZM) im Beisein zahlreicher Gäste feierlich eröffnet.

Chips von der Rolle sind bald keine Vision mehr. Denn Kunststoffe, die leiten und leuchten können, sind auf dem Vormarsch in die Elektronik. Polymerelektronik - kurz Polytronic -heißt die neue Technologie, die den Weg zur billigen Massenfertigung elektronischer Bauelemente ebnet, so dass alles mit einer elektronischen Identität ausgestattet werden kann. Im neu eröffneten Fraunhofer Anwendungszentrum Rolle-zu-Rolle arbeiten Forscher nun an neuen Fertigungsverfahren, um Chips zukünftig auf Folien drucken.

componex/electroniclndia 2003

Initiative zum Matchmaking zwischen deutschen und indischen Unternehmen im Bereich der elektronischen Bauelemente und Baugruppen gestartet

Messe München setzt attraktive Schwerpunkte

ZVEI-Podium auf der electronica2002

Kick-Off-Meeting zum HDI- Leiterplatten-Benchmark am 2. Oktober 2002

Termine des Fachverbandes Bauelemente der Elektronik, des VdL und des EITI

Halbleitermarkt in Deutschland - Juli 2002

Neues AOI-System von Lloyd Doyle

Welt neuheit DOSILAC: Silberleitspray aus der Sprühdose

Die European Printed Circuits Board Convention, Spezialmesse für die Zulieferindustrie der Leiterplatte, wird in diesem Jahr durch die 9. Weltkonferenz der Leiterplattenindustrie, der wichtigsten Technologiekonferenz für die Branche, die zeit- und ortsgleich mit der EPC2002 Anfang Oktober in Köln stattfindet, in ihrer Bedeutung aufgewertet. Unter dem bekannten Motto „For the industry by the industry“ zeigt die Messe in einer repräsentativen Show das Neueste, was der Markt an Maschinen und Technologienfür die Leiterplattenindustrie zu bieten hat. Einige Beispiele werden nachfolgend vorab vorgestellt.

Im allgemeinen wird die flexible Leiterplatte (FPC - Flexible Printed Circuit) in der Branche als teurer Exot betrachtet, der nur in besonderen Einzelfällen eingesetzt wird. Diese Einschätzung geht darauf zurück, dass die Herstellung und Eigenschaften der flexiblem Leiterplatte dieser eine außergewöhnliche, ja elitäre Rolle verschaffen. Nachfolgend soll auf dieses Spannnungsfeld eingegangen und danach anhand von Anwendungsbeispielen aufgezeigt werden, wie die besonderen Eigenschaften einer flexiblen Leiterplatte zum Aufbau innovativer Lösungen genutzt werden.

1 Datenerhebung

Im letzten Jahr legte der Autor eine Liste der 200 weltgrößten Leiterplattenhersteller vor. Die Datenerhebung dauerte bis in den August, wies aber noch zahlreiche Lücken auf. Um diese zu minimieren, beschränkte er sich in diesem Jahr auf die Hersteller mit einem Umsatz > 50 Mio. US$. Von größeren Unternehmen sind die Daten eher verfüg- bar als von kleineren, die sich meistens in Privathand befinden und Daten über ihre Leistungsfähigkeit nicht veröffentlichen. Deshalb wurde auf die Datenerhebung bei Herstellern mit einem Umsatz < 50 Mio. US$ in diesem Jahr verzichtet. Es blieben 110 Hersteller übrig, die dieses Kriterium erfüllten.

Das als ausgezeichneter Komplexbildner in chemisch Kupfer-Bädern eingesetzte EDTA und seine Salze muss nach den Vorschriften des Gesetzgebers vollkommen aus dem Abwasser entfernt werden. Gegenüber den konventionellen Entgiftungsver- fahren durch sulfidische Fällung oder Elektrolyse bietet die Enviolet-UV-Oxidation der Firma a.c.k. Vorteile. EDTA wird völlig oxidiert und Kupfer kann in der verbleibenden Lösung problemlos ge- fällt werden. Die Installation des Verfahrens in- klusive eines einfachen analytischen EDTA-Nach- weises beim Leiterplattenhersteller Multek Europe werden beschrieben.//

Although EDTA is an excellent chelator for use in electroless copper plating baths, effluent legis- lation demands that EDTA and its salts must be completely removed before discharge. Compared with conventional methods for doing this, which use either sulphidicprecipitation or electrolysis, the Enviolef’ UV oxidation process from Messrs a.c.k offers numerous advantages. EDTA is completelyoxidised after which the copper remaining in solution can be precipitated easilxy. The installation of this equipment including a simple methodfor EDTA analysis in the pcb manufacturer Multek  Europe, is described.