Artikelarchiv

Ergebnisse aus der aktuellen Forschung zum bleifreien Löten waren Thema eines Kolloquiums, das vom DVS mit Unterstützung des ZVEI am 3. Dezember 2003 in Wirges im Westerwald veranstaltet wurde.

 Forschungsprojekte zur Förderung von Zukunftstechnologien

Hans van’t Hoen, Chemet GmbH, Wirges, der Vorsitzender der Fachgesellschaft „Löten“ im DVS und des Fachausschusses „Löten“ der Forschungsvereinigung Schweißen und verwandte Verfahren e. V. des DVS ist, bemerkte bei der Eröffnung, dass seine Firma seit langem Bleifrei-Lote für das Löten von Wasserleitungen aus Kupferrohren herstellt und aufgrund dieser Tradition der Veran- staltungsort gut gewählt sei. Laut europäischer Gesetzgebung sind ab Juli 2006 auch in der Elektronik bleihaltige Lote verboten. 2001 wurden von der Forschungsvereinigung Schweißen und verwandte Verfahren des DVS mit Unterstützung der Fachgesellschaft „Löten“ im DVS im Rahmen des Initiativprogramms Zukunftstechnologien für kleine und mittlere Unternehmen der Arbeitsgemeinschaft industrieller Forschungsvereinigungen „Otto von Guericke“ e. V. zwei öffentlich geför- derte Forschungsvorhaben zum bleifreien Löten mit großer industrieller Beteiligung gestartet. Nachfolgend berichten Vertreter aller beteiligten Organisationen über deren Ergebnisse.

Nach 20 Jahren Tätigkeit in der elterlichen Firma gründete Christian Koenen sein eigenes Unternehmen: die Christian Koenen GmbH - Lasertechnik. Er nutzte seine langjährige Erfahrung und konnte sein neues Unternehmen mit flacher Hierarchie, modernsten Maschinen und optimaler Infrastruktur mit kurzen Arbeitswegen ausstatten. Es entstand die derzeit wohl modernste Schablonenfertigung, in der SMD-Metallschablonen in höchster Qualität ge- fertigt werden.

Gesetzlicher Hintergrund

Der Countdown läuft! Gerade noch etwa 500 Arbeitstage dauert es, bis am 1. Juli 2006 das blei- freie Elektronik-Zeitalter beginnt. Den gesetz- lichen Hintergrund des Verbots von Blei und anderen als umweltschädlich eingestuften Stoffen in elektronischen Produkten, die in Europa in Verkehr gebracht werden, bilden folgende von der Europäischen Union verabschiedete Richtlinien:

• ELV (Directive End-of-Life Vehicles 2000/53/EC) Sie wurde bereits mit der Neufassung der Ver- ordnung über die Überlassung, Rücknahme und umweltverträgliche Entsorgung von Altfahr- zeugen (Altfahrzeug-Verordnung – AltfahrzeugV) vom 21. Juni 2002 in nationales Recht umgesetzt. Seit 1. Juli 2003 ist sie in Kraft.

• WEEE (Directive Waste Electrical and Elec- tronic Equipment 2002/96/EC of 27. January 2003) Die Umsetzung in nationales Recht steht noch aus und muss bis zum 13. August 2004 erfolgt sein. Bis zum 13. August 2005 sind ent- sprechende Rücknahmesysteme am Markt zu installieren. Die WEEE selbst sieht zwar keine Stoffverbote vor, macht aber in Anhang II Vor- gaben zur selektiven Behandlung (Entfernung) von Werkstoffen und Bauteilen aus Altgeräten.

• RoHS (Directive on the Restriction of the use of certain Hazardous Substances in Electrical and Electronic Equipment 2002/95/EC of 27. January 2003) Die durch die RoHS ausgesprochenen Stoff- verbote werden am 1. Juli 2006 in Kraft treten. Die Umsetzung in nationales Recht muss bis 13. August 2004 erfolgen. Gesetzliche Vor- gaben bezüglich der einzuhaltenden Grenz- werte, damit ein Produkt z. B. als bleifrei gel- ten kann, gibt es zur Zeit noch nicht.

Jahresstatistik Leiterplattenproduktion Europa 2003

Malaysia – Bauelemente gefragt

Europäische Mittelstandsförderung – Leitfaden der EU-Kommission im Internet

Der industrielle Mittelstand in Deutschland – BDI-Studie zeigt Entwicklung seit 2001 auf

Japans Wirtschaft wächst moderat

Bleifreie Elektronik ab 1. Juli 2006: Neues zur Grenzwertdiskussion

Neufassung der ZVEI-Qualitätssicherungsvereinbarung 2003

Umfangreiches Konferenzprogramm zur electronicaChina & ProductronicaChina im März 2004

Emerging Technologies Forum zur electronicaUSA mit Unterstützung des ZVEI

Termine des Fachverbandes Bauelemente der Elektronik, des VdL und des EITI

Halbleitermarkt in Deutschland – Dezember 2003

Neue Version 4.0 von PerfecTest mit automatischen Suchfunktionen nach korrigierten Skalierungsfaktoren und mit Optionen zur Fernbedienung

PerfecTest Systeme identifizieren und isolieren Fehlerursachen von Innenlagen-Abweichungen in Leiterplatten aller Art so präzise, dass Leiter- plattenhersteller gezielte und kostenwirksame Prozessverbesserungen vornehmen können und damit Registrierungsfehler in Zukunft vermeiden.

Die Struktur innerhalb der Ruwel AG sieht das Werk Pfullingen als den Fertigungsstandort von Mustern, Prototypen und Eilfertigung für starre Mehrlagenschaltungen vor. Darüber hinaus gehören kleine und mittlere Serien für Kunden aus allen Anwendungsbereichen zum Produktionsprofil des Werkes. Ent- sprechend den Anforderungen einer Low Volume/High Mix Produktion werden die technologischen Schwerpunkte gesetzt und die Investitionen getätigt.

Der Leiterplattenmarkt hat sich in den letzten Jahren dramatisch gewandelt und die europäische und nordamerikanische Leiterplattenindustrie sah einen Großteil ihrer Industrie nach Asien ab- wandern. Heute werden rund 70 % aller Leiterplatten in Asien produziert. Japan ist weiterhin der größte Einzelmarkt und technologisch gesehen auch am weitesten fortgeschritten. In Europa werden lediglich noch 12 % aller weltweit gefertigten Leiterplatten hergestellt. Führende europäische Leiterplattenhersteller haben bereits Tochterge- sellschaften vor allem in China gegründet oder arbeiten im Rahmen von Vertriebskooperationen mit asiatischen Partnern zusammen. Diese starke Fokussierung auf Asien hat auch bei den Chemielieferanten zum Umdenken geführt. Die Großen der Branche antworten mit einem teilweisen Arbeitsplatzabbau in Europa und mit dem „Ver- senden" von Technikern nach Asien. Dies geht zu Lasten des Services hier in Europa.

InnoLas-Lasersysteme zur Mikro-Materialbearbeitung kommen in der Prototypenfertigung von Leiterplatten erfolgreich zum Einsatz. Das Basismodell ILS500, das sich bereits in zahlreichen Anwendungen der Elektronik- und Halbleiterindustrie bewährt hat, wurde dazu so eingerichtet, dass typische Bearbeitungsschritte der Leiterplattenfertigung zuverlässig in einem Arbeits- gang abgearbeitet werden. Dazu gehören u. a. das Laser- bohren von Mikrovias (40 bis 250 µm Durchmesser), die Direktstrukturierung von metallischen und orga- nischen Schichten, Erzeugung von Feinstleiterstruk- turen ab 15 µm (auch direkte Laserstrukturierung von Kupfer) und das Laserschneiden von flexiblen, starr- flexiblen und dünnen Multilayern.

Die Elektronikindustrie steht unter Druck, in naher Zukunft keine bleihaltigen Lote in der Fertigung mehr verwenden zu dürfen. Der Einsatz von reinem Zinn ist eine Alternative und möglicherweise das einfachste System, das ohne Aufwand in be- stehende Zinn/Blei-Anlagen übernommen werden kann. Die Furcht vor Whiskerbildung hat den Gebrauch von Rein-Zinn bisher jedoch beeinträch- tigt. Zinnwhisker mit einer Länge von wenigen Mikrometern bis einigen Millimetern können aus galvanisch abgeschiedenem Zinn herauswachsen und Kurzschlüsse verursachen, insbesondere bei Fine Pitch-Komponenten mit hoher Anschlusszahl. Die das Whiskerwachstum beeinflussenden Fak- toren und Kräfte werden untersucht und beruhend auf dem derzeitigen Verständnis der Wachstums- mechanismen verschiedene Methoden beschrieben, mit denen die Whiskerbildung auf ein Minimum beschränkt oder ganz ausgeschlossen werden kann.// 

The electronics industry is under sustained pres- sure to replace lead-based solders with alternative materials. One option is the use of pure tin, and possibly the most attractive in that it can be used as a drop-in replacement in most existing tin-lead soldering machines. However to date, worries about whisker formation have limited the uptake of this option. Tin whiskers of up to a few millimetre length can grow out of electrodeposited tin coatings and result on short-circuits, especially on fine-pitch assemblies with high packaging densities.  Factors and parameters affecting whisker growth were investigated. Based on current understanding of the whisker formation process, strategies are described to reduce the problem to a minimum or perhaps eliminate it entirely.

Neue Verbandsmitglieder

FED-Veranstaltungskalender

Aus dem Verbandsleben

Die FED-Geschäftsstelle teilt mit

Literaturhinweise

Der weltweit tätige EDA-Software-Anbieter Cadence hat 2003 seine Aktivitäten im pazifischen Raum erheblich erweitert. Dabei versicherte er sich vertraglich der Gunst der chinesischen Regierung auf hohem Niveau. Die langfristigen indirekten Folgen dieser umfangreichen Maßnahmen auch für die europäische Elektronikindustrie sind zwar noch nicht abzusehen, jedoch mit etwas Phantasie zu ahnen. Aus diesem Grunde sollen die Cadence-Aktivitäten kurz vorgestellt werden. Gleichzeitig zeigt dieser Bericht, wie sich staatliche Stellen für die Zukunft ihres Landes verantwortlich fühlen können, wenn sie es wollen, und nicht nur davon reden. In Deutschland lassen sich wesentlich kleiner "gebackene" Aktivi- täten zur Verbesserung der Fachleuteausbildung nicht einmal ansatzweise erkennen.

„Das Internet ... Unendliche Weiten ... Wir schreiben das Jahr 2003 ..." In Abwandlung des Vorspannes einer be- kannten, aber schon betagten Science-Fiction-TV-Serie könnte so auch die Ausgangssituation einer Informations- beschaffung im World Wide Web trefflich beschrieben werden. Die Eingabe eines Suchbegriffes in den gebräuchlichen Suchmaschinen erzielt nicht selten Trefferzahlen im fünfstelligen Bereich, ohne dass durch Abruf der ersten zehn angezeigten Link-Seiten auch nur eine brauchbare Informationsquelle gefunden ist. In loser Folge sollen daher an dieser Stelle Hinweise auf Websites zu PLUS-relevanten Themen gegeben, deren Inhalte kurz vorgestellt und so die PLUS um ein weiteres nutzenbringendes „Feature" ergänzt werden.

• CAD-Dienstleister im FED (Teil 2)

Die „Schaltungsgebilde", die der Leiterplatten- designer auf dem Board unterbringen muss, werden in den kommenden Jahren weiter wachsen. Ebenso wird auch die benötigte Leiterplattenfläche zunehmen. Reduzierung der Größe und Komple- xität des Board-Designs ist deshalb – und auch aus Kostengründen – zukünftig eine vorrangige Aufgabe. Mit dem weiteren Wachstum der verfüg- baren Gatter-Zahl von FPGA wird es immer preiswerter möglich, komplexe Strukturen, die bisher vielleicht noch auf der Leiterplatte realisiert wurden, in einem einzelnen oder in mehreren Chips darzustellen. Der Beitrag zeigt, wie das möglich ist. Bedingung: die Leiterplattendesigner müssen umdenken und umlernen.// 

The “circuit concept” which the pcb designer must translate into actual board layout can only become more complex, in years to come. This will be accompanied by an increase in the required board surface area. It is thus a high priority issue to try to reduce the size and complexity of board designs, not to mention the benefits of reduced costs. Given the further growth of the number of available gates on FPGAs, it becomes more and more economical to transfer complex structures and functions from board level and to incorporate these into one or more chips. The paper shows how this can be done. The precondition is that the pcb designer must be willing to abandon old ways of thinking in order to embrace these new possibilities.

Nachrichten // Verschiedenes 

Würth Elektronik ersetzt in der Leiterplatten- produktion PERFAG Richtlinie durch IPC Norm

Schließung der C-MAC Microcircuits GmbH in Villingen

MBO bei Alcatel Coutance/Frankreich

Neuorganisation bei der VOGT electronic AG

EZW übernimmt EFT-Service-Geschäft von Fujitsu Services in Düsseldorf

Solectron schreibt weiterhin Verluste Kompensation durch Firmenverkäufe

Altium in China direkt vertreten

INFRATECH vertreibt Low-Cost Autorouter ELECTRA

Zusammenarbeit von ITOCHU SysTech und Tecnomatix

Innovation hat 2004 Top-Priorität bei 90 % aller Firmen

Asymtek ist nach ISO 9001:2000 zertifiziert

Jochen Reindl neuer Vertriebsleiter bei FlowCAD

Seit einem Jahr sind die EU-Richtlinien WEEE und RoHS erlassen. Bis Mitte August müssen auch die entsprechenden nationalen Verordnungen verabschiedet sein. In Deutschland ist dazu eine neue E-Schrott-VO geplant. Bisher existiert aber nur ein sogenanntes Eckpunktepapier. Die vom BMU an- gekündigte Vorlage eines Entwurfs der E-Schrott-VO wird seit über einem Jahr immer wieder verschoben. Auf der BMU-Website ist diese bisher jedenfalls nicht zu finden, nicht einmal ein Ter- minplan zur E-Schrott-VO. Als Publikationster- min ist nun Ende Januar 2004 vorgesehen (d. h. erst nach Redaktionsschluss dieser PLUS-Ausgabe). Andere EU-Mitglieder sind weiter, so z. B. Belgien, dort tritt die entsprechende nationale Richtlinie bereits zum 1. Juli 2004 in Kraft, d. h. bis zu diesem Zeitpunkt werden u. a. die Entsorgungsstruktu- ren für Elektro- und Elektronik-Altgeräte aufgebaut sein und in Betrieb gehen.

Workshop des Fraunhofer-IZM am 21. November 2003 in Berlin

Die beiden neuen EU-Richtlinien WEEE (Waste from Electrical and Electronic Equipment – Entsorgung von Elektro- und Elektronik-Altgeräten) und RoHS (Reduction of Hazardous Substances – Beschränkung der Verwendung gefährlicher Substanzen) vom Februar 2003 erweitern die Ver- antwortungsbereiche der Hersteller und Impor- teure von elektronischen Produkten bedeutend. Sie zwingen beide Gruppen, bisher gewohnte Denkpfade zu verlassen und im Prinzip die ge- samte Entstehungskette von Elektronik neu zu durchdenken und entsprechend den Richtlinien zu verändern. Die bisherige Erfahrung zeigt, dass ge- rade den kleinen und mittelständischen Unternehmen Deutschlands die Tragweite und Dimension dieser Veränderungen oftmals noch nicht klar ist. Das Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration (IZM) lud deshalb am 21. Novem- ber 2003 zu einem ganztägigen Workshop nach Berlin ein. Sein Hauptziel: Mehr Transparenz über das, was von den Firmen demnächst gefordert wird.

4. Fachseminar Kunststoffe in der Elektronik 2004 in Erlangen:  Kunststoffe bieten im Elektronikbereich ein vielfältiges Einsatzpotenzial

Verleihung der MID Industriepreise 2003 durch die Forschungsvereinigung 3-D MID e.V.

MID-Kalender

Ansprechpartner und Adressen

In dieser Arbeit werden optimale Bearbeitungs- parameter für Siebdruck, Belichtung und Entwicklung diskutiert und die erarbeiteten Parameter für DuPont FODEL-Pasten vorgestellt. Erreichte geometrische und elektrische Eigenschaften von Leitungen, Spulen und Interdigitalkondensatoren werden dargelegt. Die Einflüsse technologischer Parameter von cofired Mikrostrip- und Triplate- Leitungen sowie von Mehrfachdruck werden untersucht und Designvorschriften diskutiert.//

Optimal operating parameters are set out for screen-printing, illumination and development and operating conditions for DuPont FODEL paste are presented. Geometric and electrical pro- perties achieved to date for tracks, spools and inter- digital condensers are set out. The effect of technological and processing conditions on co-fired Microstrip and Triplate conductors as well as multiple printing, have been investigated and are discussed, together with design guidelines.

Die MID-Technologie ermöglicht für die nachfolgend beschriebene Anwendung eine hochinte- grierte Aufbautechnik, die mit konventionellen Fer- tigungsmöglichkeiten in dieser Weise nicht reali- siert werden kann. Die beispielhafte MID-Lösung ist vom 3-D MID e.V. mit dem MID-Industriepreis 2003 ausgezeichnet worden. Das komplette MID-Engineering erfolgte durch die auf MID-Techno- logieeinsatzberatung und MID-Produktionsüberführung spezialisierte Firma MIDEE.// 

MID technology enables, in the particular appli- cation described below, a highly-integrated pro- duction sequence which would not be possible, using older technology. The application described here was awarded the MID Industry Prize for 2003 by 3-D MID Company. The specialist company, MIDEE, were involved throughout, both in selecting the appropriate technologies and in guiding the production operations.

IMAPS Seminar 2004 in Göppingen

PIDEA

PIDEA Technical Day/IMAPS Frankreich, Versailles/Paris

Noch zu haben: Proceedings

Kontakte und Adressen des IMAPS-Vorstandes