Artikelarchiv Elektronikfertigung

Milena Fritz, CEO von SAT Electronic, hat mit uns über die Möglichkeiten von Inkjet-Printing gesprochen. Ihr Unternehmen stellt auch auf der LOPEC aus.

Was hat sich in den letzten Jahren beim Inkjet-Printing getan?

Bei der Hardware nicht mehr viel. Drucker wurden verfeinert, aber Entwicklunggssprünge gab es eher bei der Software und bei Tintentypen: Neben Ätz-Resist-Tinten auch solche für Lötstoppmasken – und leitfähige Tinten. Es gibt mehr Anbieter und die Tinteneigenschaften haben sich verbessert, z. B. ihre Strippability. Neue, leistungsstarke Software eröffnet neue Druckstrategien: Wie lassen sich physikalische Effekte nutzen, wenn kein saugfähiges Material vorliegt, man also auf eine Leiterplatte oder auf Metall druckt? Ohne Filler in den Tinten verlaufen sie – aber man kann diese Effekte auch nutzen. Bei dieser Herangehensweise sind die Softwareneuerungen ganz stark.

Sicherlich nicht – denn wenn man den Forschern folgt, ist die Sprache nicht älter als höchstens 1 Mio. Jahre [2], wobei ‘Sprache’ sicherlich einer Definition bedarf. Während man aus der Bibel das Alter der Erde mit 6.000 Jahren ableitet, meint die gegenwärtige Forschung mit etwa 4,5 Mrd. Jahren richtiger zu liegen. Das Wort wäre demnach sehr viel später aufgetaucht. Immerhin hat die Sprache eine Reihe von Entwicklungen wie etwa die Schrift vorangetrieben, wobei die meisten sicherlich geschichtlich nicht mehr fassbar sind. Bleibt uns noch der Buchdruck des Johannes Gutenberg [3], der den Vorteil der Lesekunst den oberen Schichten entriss. Seit wann man zählen kann, ist auch nicht klar und somit verhüllt sich der Anfang der Mathematik, wie es sein sollte, im Nebel der Geschichte. Erste Zahlen kennt man von den Sumerern. Etwas später verwendete man in Indien sogar die Zahl Null (um 300 v. u. Z). Das war wichtig für unsere binären Systeme. Jedoch kam man erst mal mit dem Abakus an, wohl eine chinesische Erfindung.

Zwar wird immer klarer, dass Europa seine ehrgeizigen Pläne, die Weltmarktanteile in der Mikroelektronik bis 2030 zu verdoppeln, nicht erreichen kann. Doch das in diesem Zuge erlassene Chipgesetz zeigt zumindest in Sachsen Wirkung: Abgesehen von den Chipfabrikgroßprojekten von TSMC und Infineon nimmt die paneuropäische Pilotentwicklungslinie für Chipverpackungs­technologien Gestalt an – und ein Großteil der Gelder fließt nach Sachsen. Die Investitionen ziehen kleinere Erweiterungen und Halbleiteransiedlungen an, unter anderem in der Zulieferindustrie und aus Nordeuropa. So geht es nun endlich los mit der neuen Pilotentwicklungslinie für länderübergreifende Chipverpackungstechnologien: Das Projekt ‚Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems‘ (Apecs) soll Backend-Lücken in der europäischen Halbleiterwertschöpfungskette schließen und wird rund 730 Mio. € kosten.

Termin 2025

• 18. / 19. Feb. 2025
  Roboter 2025, Fellbach Schwabenlandhalle Fellbach, Guntram-Palm-Platz 1, 70734 Fellbach
• 02. / 03. Apr. 2025
  Innovationstag
• 05. - 08. Mai 2025
  ITSC, Vancouver (ASM) – Save the Date Vancouver, Canada
• 06. / 07. Mai 2025
  Aluminium Brazing 2025 - International Congress and Exhibition, Karl-Arnold-Platz 5, 40474 Dusseldorf
• 24. - 26. Juni 2025
  LÖT 2025: 14^th International Conference on Brazing Monheimsallee 48, 52062 Aachen

Forscher des Fraunhofer ENAS entwickeln für eine nachhaltige Sensoranwendung im Bereich der Landwirtschaft eine abbaubare, auf Papier gedruckte Zink-Kohle-Primärbatterie. Das im Siebdruck hergestellte und anschließend aufgerollte Batteriesystem bietet einen optimalen Formfaktor und versorgt das Sensorsystem mit bedarfsgerechter Energie.

Researchers at Fraunhofer ENAS are developing a degradable zinc-carbon primary battery printed on paper for a sustainable sensor application in the agricultural sector. The screen-printed and subsequently rolled-up battery system offers an optimal form factor and supplies the sensor system with the energy it needs.

Besuchen Sie uns auf der Messe LOPEC in München: Internationaler Kongress 2025 – Mechatronic Integration Discourse: Der Internationale Kongress – Mechatronic Integration Discourse ist ein von der Forschungsvereinigung 3-D MID e.V. organisierter und durchgeführter wissenschaftlicher Fachkongress, der sich mit aktuellen Themen zu MID-Technologien befasst. Der Mechatronic Integration Discourse hat sich als bedeutender Treffpunkt für Expert:innen aus Industrie und Wissenschaft etabliert und zieht rund 200 Teilnehmende an, die sich über neueste Forschungsergebnisse, technologische Entwicklungen und praktische Anwendungen austauschen. Die Kongresssprache ist Englisch, wodurch eine internationale Vernetzung und ein globaler Expert:innenaustausch ermöglicht werden. Die Veranstaltung umfasst ein breites Spektrum an wissenschaftlichen Vorträgen, Fachgesprächen und Posterpräsentationen, in denen aktuelle Trends, Herausforderungen und Lösungen der MID-Technologien diskutiert werden. Gleichzeitig bietet der Kongress Raum für persönliche Begegnungen, Networking und den Ausbau von Partnerschaften zwischen Wissenschaft und Wirtschaft.

Systech Europe präsentiert ein interessantes Update der Flying-Probe-Testsysteme des japanischen Herstellers TAKAYA: APT-2400F und APT-2600FD sind die neusten Flying-Probe-Systeme aus dem Hause TAKAYA. Die Systeme kontaktieren extrem kleine Pads von 50 µm präzise und führen die Tests in hoher Geschwindigkeit durch. Mit einem neu entwickelten Messsystem und einer breiten Palette an Testfunktionen wurden Testabdeckung und Messgenauigkeit nochmals verbessert. Die Systeme setzen auf das erprobte Konzept mit sechs Achsen und zehn fliegenden Nadeln, wobei sich zwei der Nadeln absolut vertikal bewegen. Dies ermöglicht den Zugriff an bisher unzugänglichen Kontaktpunkten, zum Beispiel in Bauteilschluchten oder auf Steckern, wobei die Prüfabdeckung deutlich gesteigert wird.

Die Technologie des Inkjet-Printing bietet enorme Vorteile für die Elektronikfertigung und zieht zunehmend Interesse auf sich. Der Tintenstrahldruck stellt heute eine Alternative zum traditionellen Aufbringen von Lötmasken in der Leiterplattenfertigung dar. Bekannt und etabliert sind seine Vorteile in Bezug auf Materialverbrauch, Abfall und Anpassungsfähigkeit. Herkömmliche Verfahren wie Siebdruck und Fotodruck sind chemieintensive Prozesse, die eine teure Abwasserbehandlung nach sich ziehen. Bei der Inkjet-Technologie wird das Material nur dort aufgetragen, wo es benötigt wird, sodass praktisch kein Abfall entsteht, da die Herstellung nicht mit aggressiven Chemikalien für die Entwicklung und das Ablösen verbunden ist. Diese Vorteile kommen vor allem bei der Produktion großer Mengen und geringer Mischungen zum Tragen, wodurch die Kosten für Verbrauchsmaterialien gesenkt werden und die Ausbeute erhöht.

Das IMAPS Frühjahrsseminar nicht verpassen! Das Frühjahrsseminar zum Thema „Zuverlässige Elektronik - made in Europe“ steht vor der Tür. Diesmal trifft sich die deutsche IMAPS-Community am 25. Februar 2025 am Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS in Halle an der Saale. Seien auch Sie dabei!
Hier ist der Überblick über das Vortragsprogramm:

• Andreas Karch (Indium Corporation), Moderne hochzuverlässige Lotpasten System für Anwendungen mit nachhaltig langen Mission Profilen
• Kurt Jürgen Lang (ams-Osram), Solderpad design and processing for reliable LED applications
• Oliver Albrecht (TU Dresden / IAVT), In-situ Röntgenverfahren zur Charakterisierung von Lötprozessen und thermomechanischen Vorgängen
• Bernhard Wunderle (TU Chemnitz), Thermo-Mechanical Reliability for Electronics Packaging
• Martin Rittner (Robert Bosch GmbH), Robuste Leistungsmodultechnologien: Herausforderung für die Modulqualifikation
• Robert Klengel (Fraunhofer IMWS), Beschleunigte Zuverlässigkeitsbewertung für Bodenplattenmetallisierungen von Power-Modulen
• Markus Leicht (Schaeffler), Power-Cycling, Livetime modelling based on separation of microstructural degradation mechanisms and their interrelation with electrical functionality
• Stefan Wagner (Fraunhofer IZM), Thermisch und Feuchte getriebene Fehler in der Anwendung von leistungselektronischen Systemen
• Christoph Hecht (FAPS), Chipnahe 3D-Funktionalisierung von DCB Substraten für leistungselektronische Anwendungen
• Ralph Schacht (BTU), Transiente System­level-Simulation - Modellentwicklung und experimentelle Validierung der Online-Sperrschicht-Temperatur
• Johannes Zeh (CiS), Zuverlässigkeit von Sensorsignalen
• Jens Müller (TU Ilmenau), LTCC und LTCC Verbundsubstrate für sensorische Anwendungen unter harten Einsatzbedingungen

Cyberangriffe richten sich verstärkt auch auf Embedded-Systeme. Deren Design und lange Lebenszyklen erfordern besondere Sicherheitsstandards. Regulierungsbehörden weltweit reagieren darauf mit Vorschriften wie der anstehenden Radio Equipment Initiative (RED) oder dem Cyber Resilience Act ab 2027. Das Schweizer Unternehmen Swissbit hat zum Nachrüsten ein Security-Upgrade-Kit entwickelt, das den Schutz von Embedded-Systemen und die Einhaltung relevanter Sicherheitsvorgaben ermöglicht. Zum Kit gehören eine microSD-Karte in Industriequalität sowie passende Dokumentation, Software und Tools. Es umfasst hardwarebasierte Zugriffskontrolle, Echtzeit-Datenverschlüsselung mit AES 256 und erlaubt die individuelle Anpassung von Schutzprofilen. Anwendungsbereiche sind u. a. der Kopierschutz sensibler Daten oder der Schutz der Systemintegrität durch Secure Boot.

Noch keine Trendumkehr für Elektro- und Digitalindustrie in Sicht: „Das vergangene Jahr war für die deutsche Elektro- und Digitalindustrie sehr schwierig. Die Branche verbüßte Rückgänge bei allen relevanten Kennzahlen“, sagt ZVEI-Präsident Dr. Gunther Kegel anlässlich der Jahresauftakt-Pressekonferenz des Verbands. Die preisbereinigte Produktion ist von Januar bis einschließlich November 2024 um über neun Prozent eingebrochen. Damit bleibt sie nochmals hinter der Prognose aus dem Herbst von minus sieben Prozent zurück. Bei den nominalen Erlösen (einschließlich Dienstleistungen) verzeichnete die deutsche Elektro- und Digitalindustrie im gleichen Zeitraum ein Minus von sechseinhalb Prozent. Hochgerechnet auf das Gesamtjahr 2024 ergibt sich daraus ein Umsatz von etwa 223 Milliarden Euro – nach 238 Milliarden Euro im Jahr davor. Die Elektroexporte gaben von Januar bis November 2024 um vier Prozent nach.

Die Ätztechnologie ist essenzieller Bestandteil moderner industrieller Fertigungsprozesse. Ob in der Elektronikfertigung, der Photovoltaik oder der Metallbearbeitung – präzise Ätzprozesse sind unverzichtbar für die Herstellung von Bauteilen, die hohen Qualitätsstandards entsprechen. Das weltweit agierende Unternehmen SCHMID mit dem Hauptsitz in Freudenstadt entwickelt Technologien für die Elektronik-, Photovoltaik-, Glas- und Metallindustrie in den Bereichen Fertigungslösungen und Prozessautomatisierung. Mit Hyper Loop Systems (HLS) hat das Unternehmen eine Lösung entwickelt, die hohe Präzision mit Nachhaltigkeit vereint. Das HLS zeichnet sich durch eine innovative Hybrid-Düsentechnologie aus, die in ein nachhaltiges Betriebskonzept integriert wurde. Das System arbeitet in einem geschlossenen Kreislauf, wodurch es ohne externe Druckluft auskommt. Die für die Hybriddüsen benötigte Druckluft wird lokal am Ätzmodul erzeugt. Diese Eigenschaften machen das HLS zu einer technologisch und ökologisch zentralen Lösung.

PCEA und EIPC kündigen technisches Symposium ‚Design to Fabrication‘ an: Die PCEA (Printed Circuit Engineering Association) und das EIPC (European Institute for the PCB Community) geben bekannt, dass sie gemeinsam ein technisches Symposium mit dem Titel ‚Design to Fabrication‘ veranstalten werden. Die Veranstaltung soll im Mai 2025 in folgenden Städten stattfinden: Kopenhagen, Stockholm und Tallinn. Das Symposium richtet sich an Designer und andere Fachleute in der Elektronik- und Fertigungsindustrie. Es wird allen Teilnehmern wertvolle Einblicke, technische Diskussionen und Möglichkeiten zur Vernetzung bieten.

Die Nachfrage nach hochleistungsfähigen und energieeffizienten Halbleitersubstraten wird durch den rasant steigenden Bedarf an Rechenleistung und Energieeffizienz angetrieben. Neue Smartphones haben Substrate von zwei bis sechs Lagen bei 15 x 15 mm Fläche. Anspruchsvolle PCs liegen bei vier bis acht Lagen und 30 x 30 mm Fläche. Bei Servern, KI Systemen und selbstfahrenden Autos kommen Substrate mit zehn bis 22 Lagen zum Einsatz bei 50 x 50 mm Fläche. Für KI-Anwendungen werden aber zukünftig 100 x 100 mm Fläche erforderlich sein, um mehrere Tausend I/Os bei einem Multi-Die Chiplet umzuverdrahten. Das IC-Substrat bildet dabei eine physische Schnittstelle zwischen dem Mikroprozessor und der Leiterplatte. Es überbrückt die Kluft zwischen zwei sehr unterschiedlichen Größenordnungen, wenige Nanometer versus 5 - 40 µm. Dabei schützt das organische Halbleitersubstrat die ICs, optimiert die Verlegung von Hochgeschwindigkeitssignalleitungen, hilft bei der effizienten Verteilung der Stromleitungen und leitet die Wärme ab, die sonst die Leistung beeinträchtigen könnte.

Vorschläge für Fachvorträge gesucht: Call for Papers zur FED-Konferenz am 24./25. September in Lübeck: Die FED-Konferenz 2025 steht in den Startlöchern – für den FED der Höhepunkt des Jahres und ein Highlight für alle, die sich mit Entwicklung und Fertigung von Leiterplatten, alternativen Schaltungsträgern und Baugruppen beschäftigen und sie mitgestalten wollen. Am 24. und 25. September 2025 treffen wir uns in Lübeck, um Perspektiven, Strategien und Lösungen für die Praxis zu diskutieren. Bis zum 23. März können Sie Vorschläge für werbefreie Fachvorträge einreichen – in deutscher oder englischer Sprache.
Das sind die Themen:

• Leiterplatten- und Baugruppendesign
• Baugruppenfertigung und EMS
• Aufbau- und Verbindungstechnik
• Lösungen für KMU: Best Practices
• Strategien für Europas Elektronikindustrie
• Gesetzliche Vorgaben und Compliance

Das Softwareunternehmen Zuken hat eine neue Version seines Designsystems eCADSTAR angekündigt. Sie soll die Wiederverwendung von Designs verbessern, die Revisionsverfolgung vereinfachen und eine robustere Schaltplanerstellung ermöglichen. Auch die Platzierung geätzter Bauteile auf den inneren Lagen wird optimiert.
Das Designsystem eCADSTAR richtet sich vorrangig an kleine und mittlere Unternehmen. Es unterstützt Leiterplattendesigner dabei, die steigende Nachfrage nach kompakten, leistungsstarken, energieeffizienten und umweltfreundlichen elektronischen Geräten zu erfüllen. Die Version 2024 soll die Platzierung von geätzten Bauteilen (z. B. Widerstände) auf den inneren Lagen, die für die korrekte Terminierung kritischer Signale unerlässlich sind, optimieren. Induktorbauteile wie Planar-Transformatoren, RF-Filter, Antennen oder eingebettete Polymer-Dickschicht-Widerstände (PTF) können im Bibliotheks-Editor erstellt werden.

Forscher von Stanford Engineering haben mit Kollegen aus anderen Universitäten ein ultradünnes Material entwickelt, das Elektrizität besser leitet als Kupfer. Es könnte zukünftig neue Designmöglichkeiten für eine energieeffizientere Nanoelektronik erlauben. Das wäre ein entscheidender Beitrag für die Realisierung des im Jahr 2022 von der US-Regierung verabschiedeten CHIPS and Science Acts. Die Leitfähigkeit von Kupfer in der Mikroelektronik kann aus mehreren Gründen eingeschränkt sein. Einer der Hauptfaktoren dafür ist die fortwährende Verkleinerung der Strukturen, die in moderner Mikroelektronik Anwendung finden. Mit der Miniaturisierung der Bauteile und der Verkleinerung der Leiterbahnen treten verstärkt Effekte wie die Elektronenstreuung an den Oberflächen und den Grenzen der Materialien auf. Diese Streuung kann die Beweglichkeit der Elektronen beeinträchtigen und somit die effektive Leitfähigkeit verringern.

Für den schnellen Aufbau von Micro Dams, also sehr feinen Mikro­strukturen, beim Halbleiter-Packaging oder auf Platinen hat Delo einen speziellen Mikroelektronik-Klebstoff entwickelt, mit dem sich neue Möglichkeiten bei der heterogenen Integration und beim Optical Packaging eröffnen. Mit dem Spezialklebstoff Delo Dualbond EG4797 lassen sich sehr feine Freiformstrukturen und optische Barrieren realisieren. Mikrostrukturen können dabei zum Beispiel als Flowstop dienen und sogenannte Keep-Out-Zones verringern. Diese Bereiche werden im Leiterplattenlayout vorgesehen, um ein Fließen von Underfill-Klebstoffen für Lötkontakte zu begrenzen und damit umliegende Komponenten zu schützen. Beim Optical Packaging fungieren Micro Dams als feinste optische Barrieren.

• 3D-gedruckte Logikgatter ohne Halbleiter
• Gaslose DC-Leistungsrelais mit hoher Vibrations- und Schockfestigkeit
• Zweipoliges Reedrelais minimiert LP-Flächenbedarf

• PAUL Award 2025
  Teilnahme ab 1. Februar 2025
• Online-Seminar zur nachhaltigen Elektronik und RF-­gestützte Anwendungen
  24. Februar 2025 via MS Teams
• Workshop Baugruppenreinigung
  25. Februar 2025 in Baar-Ebenhausen
• IMAPS Frühjahrsseminar 2025
  25. Februar 2025 in Halle (Saale)
• Forum Leiterplatten­technologie 2025
  26. Februar 2025 in Erding
• Smart Electronics Summit
  12. März 2025 in Ottobrunn