Der Semi-Verband sieht bei seinem Gipfel in Dresden (17.-19. Juni) neben technologischen auch demografische Herausforderungen – vor allem den Fachkräftemangel.
Der Fachkräftemangel ist in den nächsten Jahren eine der drängendsten Herausforderungen für die europäische Halbleiterindustrie. Das hat Präsident Laith Altimime vom Branchenverband Semi Europe auf dem ‚3D & Systems Summit 2025' in Dresden eingeschätzt. Technologisch eröffnen sich derweil neue Chancen für Europas Elektronikindustrie durch die 3D-Integration – die eben mehr ist als nur Hightech-Chiplets in Sub-10-nm-Strukturen, wie sie TSMC, Samsung & Co. vorexerzieren.
Wohl nicht von ungefähr hat Semi Europe kein technologisches Thema für den ersten Konferenztag in Dresden auf die Agenda gehoben, sondern eben die wachsenden Personalprobleme in der Branche – vor allem für kleine und mittelständische Unternehmen, die meist nicht so dicke Gehälter wie die großen Halbleiter-Konzerne zahlen können.
So steigt laut Semi-Prognose der Personalbedarf der Branche in Europa bis zum Ende der Dekade stark an: von derzeit rund 382.000 Arbeitsplätzen auf rund 538.000 im Jahr 2030. Das bedeutet einen Mehrbedarf von rund 156.000 Talenten. Weil aber gleichzeitig mehr Mikroelektroniker in Rente gehen als hinzukommen, fehlen der Halbleiterindustrie zum Ende des Jahrzehnts in Summe sogar 271.000 Leute. Und angesichts der Überalterung der Gesellschaft in Europa ist nicht absehbar, wie diese Lücke gefüllt werden kann.
EU-Chipgesetz fördert auch Chipakademien
Altimime schlägt unter anderem gezielte Fachkräfteakquisen unter Schülern und Frauen vor. Er will sie für Karrieren in den Chipfabriken und im Umfeld begeistern. Eine andere Option ist die Weiterbildung der bereits verfügbaren Fachkräfte, damit sie besser für die Aufgaben geschult sind, die heute in der Mikroelektronik zu lösen sind. So unterstützt die EU über ihr Chipgesetz nicht nur Großansiedlungen, sondern auch Chip-Akademien in Europa. Zudem haben Semi und weitere Akteure eigene Weiterbildungsprogramme aufgelegt. Neben diesen personellen Herausforderungen stehen technologische Umwälzungen. So erzeugt der Boom Künstlicher Intelligenzen (KI) gleich mehrfachen Bedarf an neuen Chips: Einerseits werden Hochleistungsprozessoren gebraucht, die in Rechenzentren die KIs anlernen, andererseits dezentrale, verbrauchsarme KI-Beschleuniger, die den Einsatz der „Künstlichen Intelligenzen“ in aller Breite möglich machen, ohne dass überall der Energieverbrauch explodiert und die Akkulaufzeiten mobiler Geräte drastisch schrumpfen. Überhaupt seien Chiparchitekturen im Kommen, die den Stromverbrauch auch in den Rechenzentren begrenzen. Semi geht davon aus, dass sich der elektrische Energiebedarf Künstlicher Intelligenzen bis 2030 mehr als verdoppelt: von 415 TWh pro Jahr auf dann 945 TWh.
‚Game Changer' 3D-Chips
Technologisch immer wichtiger werde auch der Trend hin zur 3D-Integration und fortgeschrittenen Endmontage, betonte der Semi-Europe-Präsident. Er sieht darin einen ‚Game Changer', der wieder einen Weg eröffnet, mikroelektronische Leistungskraft dichter zu packen, selbst wenn die Verkleinerung der Chipstrukturen selbst in Größenordnungen von zwei Nanometern und darunter immer schwerer und teurer werde.
Dieser Trend hin zu heterogenen 3D-Chips bietet Frankreich, Deutschland und anderen europäischen Ländern einzigartige Möglichkeiten, neue Positionen in der globalen Mikroelektronik zu besetzen. Das hat auch Direktor Sébastien Dauvé vom französischen Halbleiter-Großforschungszentrum Cea Leti während der Dresdner Konferenz prognostiziert: „Die 3D-Integration ist eine ganz große Chance für Europa.“
Der Grund für den Optimismus: In der Massenproduktion von Prozessoren und Speichern der neuesten Strukturgenerationen unterhalb von zehn Nanometern hat Europa zwar längst den Anschluss verloren. Doch viele europäische Unternehmen und Institute haben starke Marktpositionen in der Autoelektronik, bei Entwurf und Produktion ‚Mikroelektromechanischer Systeme' (Mems), die in Smartphones, Fahrzeugen, Industrierobotern oder anderen Technologie-Erzeugnissen als Druckmesser, Gassensor, Mikro-Lautsprecher, Mikrofon, Miniatur-Kreiselkompass und dergleichen dienen. Diese Stärken mit Chipfabriken, die in Europa ohnehin verfügbar sind, in die Chiplet-Welt zu übertragen, könnte ganz neue Leistungsklassen, Integrationsgrade und Kostenvorteile für derartige Universalkönner ‚Made in Europe' ermöglichen.
Fünf Chipgesetz-Pilotlinien in der Pipeline
Von daher möchten Cea-Leti und die deutschen Fraunhofer-Mikroelektroniker nun ein Missverständnis ausräumen, das mit den jüngsten Chipgesetz-Zuschüssen aufgekommen war: Abgesehen vom Projekt ‚NanoIC' der belgischen Imec, das sich in der Tat auf 2-nm-Chipstrukturen fokussiert, zielen die Milliarden-Zuschüsse für ‚Pilotlinien' gar nicht so sehr darauf, den europäischen Rückstand zu TSMC, Samsung, Intel und anderen Sub-10-nm-Technologieführern zu verringern – und dabei zwangsläufig mangels Erfahrung und Kapital zu scheitern, wie viele Branchenbeobachter fürchten.
Vielmehr sollen die Pilotlinien ‚Apecs' in Sachsen, die französische ‚Fames'-Linie und das belgische ‚NanoIC'-Projekt bestehende Stärken ausbauen und wichtige Lücken in der Wertschöpfungskette schließen. So wollen die Franzosen in Grenoble ihre FD-SOI-Chiparchitektur auf die nächste Stufe heben, optisch-elektrische Signalkoppler, neuartige merkfähige Speicherzellen wie FeRAM, MRAM und oxRAM integrieren – zum Beispiel für neuromorphe Schaltkreise – sowie das direkte hybride Bonding vorantreiben. Auch dies dürfte die Packungsdichte mikroelektronischer Systeme noch einmal deutlich erhöhen. Zur Debatte steht außerdem eine Pilotlinie zu ‚Wide Bandgap Semiconductors' (WBG). Eine Pilotlinie ‚Photonic Integrated Circuits' (PIXEurope) wurde in einer zweiten Ausschreibung ausgewählt.
Stephan Guttowski, FMDDie Pilotlinie ‚Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems' (Apecs), die Fraunhofer zu erheblichen Teilen in Sachsen aufbauen will, zielt auf eine quasi-monolithische Integration (QMI): die 3D-Integration von Chiplets zu einem Ganzen, das von einem Chip „aus einem Guss“ kaum noch zu unterscheiden ist. Das Besondere dabei sind die geplanten Teilkomponenten: Während TSMC & Co. vor allem Rechnerkerne, Speicher und Beschleuniger kombinieren, wollen die Europäer dem ‚Legokasten' auch Sensoren, Photonik, organische Elektronik, Antennen und andere heterogene Bausteine hinzufügen. „Das wird der Chiplet-Technologie eine ganz neue Qualität geben“, ist Stephan Guttowski von der federführenden Forschungsfabrik Mikroelektronik Deutschland (FMD) überzeugt.
„Das wird der Chiplet-Technologie eine ganz neue Qualität geben“
Stephan Guttowski, FMD
Aufhorchen ließ seine Ankündigung, bisher in Europa fehlende Testkapazitäten für 3D-Chips im Zuge von ‚Apecs' aufzubauen und europäischen Firmen und Instituten zugänglich zu machen. „Das benötigte Test-Equipment ist allerdings sehr teuer und braucht sehr erfahrenes Personal“, räumt Guttowski ein. Daher müsse er diese Kapazitäten bündeln. Zudem sieht der FMD-Chef noch eine Reihe von Herausforderungen auf die Apecs-Partner zukommen, wenn sie die heterogene und quasi-monolithische 3D-Integration in den Griff bekommen wollen: Letztlich müssten dabei klassische CMOS-Bauteile, Indiumphosphid (InP), Galliumarsenid (GaA), Siliciumphosphid (SiP) und viele ganz artfremde Materialien in einem Komplex kombiniert werden, ohne einander zu stören oder zu „vergiften“.
Allerdings sieht Guttowski erhebliche Marktchancen und viele Applikationen aus dieser neuen Chiplet-Generation erwachsen. Als Demonstratoren wollen die Apecs-Partner hochintegrierte Auto-Schaltkreise, Elektronik für Medizintechnik und Industrieschaltkreise fertigen, aber auch HL-Chips für Rechenzentren: Durch die dichte Integration von optischen Datenverbindungen, die Durchsätze von 800 Gigabit je Sekunde (Gbps) und mehr schaffen, mit KI-Beschleunigern, ferroelektrischen Neurospeichern, neuen Rechenwerken und anderen heterogenen Komponenten sollen HPC-Schaltkreise entstehen, die es mit denen der marktdominierenden Brute-Force-Lösungen von Nvidia, AMD & Co. aufnehmen können – so die Hoffnung.
Die-to-Wafer-Hybridbonden wird Industriestandard
Großes Trendthema ist dabei neben der Chiplet-Technologie die nächste Generation des Hybridbondens. Daran arbeiten in Europa unter anderem Cea-Leti, das Imec und der niederländische Anlagenhersteller ‚BE Semiconductor' (Besi): Durch direkte Kontaktierung und molekulare Verbindung mehrerer Chips, Chiplets oder Wafer bei etwa 400 ° lassen sich hohe System-Packungsdichten erreichen. Auch die Pitch-Abstände, die sich bei klassischen Kugelkontakten nicht unbegrenzt schrumpfen lassen, können dadurch auf etwa 2 µm reduziert werden, berichten Besi-Technikdirektor Jonathan Abdilla und Eric Beyne vom Imec. Allerdings erfordere die Technologie hochpräzise Positioniersysteme und Vorkehrungen gegen Überhitzung. Die Entwicklungsaufwendungen lohnen aber, sind die Ingenieure überzeugt: „Die-to-Wafer (D2W)-Hybridbonden entwickelt sich zum Industriestandard – und ist ein Schlüsselfaktor für fortschrittliches Packaging und heterogene 3D-Integration“, meinen Abdilla und Beyne.
Wachstumsmarkt ‚Co-Packaging Optics'
Auf ein weiteres Trendthema weist Dave Thomas von KLA hin: die direkte Integration von optischen Schnittstellen, Laser-Emittern und anderen photonischen Elementen in Schaltkreise beziehungsweise 3D-integrierte Systeme. Technologisch kommen dafür – je nach Anwendung in der Automobilindustrie, für Kameras oder in Datenzentren – Kombinationen siliziumbasierter Lösungen mit Saphir-, GaA- oder InP-Halbleitern infrage. Um solche Strukturen zu erzeugen und zu integrieren, sind zwar im Kern etablierte Verfahren der Halbleiterbranche wie Ätzprozesse, PVD und CVD einsetzbar. Die Fabs müssen sich aber dabei auch mit Materialien auseinandersetzen, mit denen sich bisher nur wenig Erfahrungen gesammelt haben, betont Dave Thomas.
Auch hier könne sich der Mehraufwand aber lohnen: Bis 2027 werde der globale Umsatz für optische Transceiver von 10,5 Mrd. $ auf dann 24,6 Mrd. $ mehr als verdoppeln, prognostiziert der KLA-Vizepräsident. Treiber sind auch hier wieder KI, Cloud und andere Bedarfsträger für neue Rechenzentren: „Der Markt für Co-Packaging Optics, also CPO, entwickelt sich rasant, um die Konnektivität für KI-Rechenzentren zu gewährleisten“, betont Thomas.
2,5D/3D-Integration für Highend-Packaging
