Artikelarchiv

Vern Solberg, Beratender Ingenieur mit Spezialisierung auf hochdichte Oberflächenmontage-Baugruppen und 3D-IC-Packaging, hat in der US-Zeitschrift „Surface Mount Technology" April 2006 kurz Stellung zur Bleiablösung mit Sicht auf die amerikanischen Designer bezogen. Nachfolgend wesentliche Auszüge aus dem Artikel. Vern Solberg ist stark im IPC engagiert.

Designer stellen oft die Frage, welchen Einfluss bleifreie Lötprozesses auf solche Land Pattern-Geometrien von SMT-Bauteilen haben, die für bereits existierende und zukünftige Boarddesigns ausgelegt sind. Generell kann man sagen, dass für den Übergang auf bleifreie Lote keine Modifikationen des Leiterplattendesigns und der Anschlussflächen erforderlich sind, wenn der Bestückungsprozess mit bleihaltigen Loten bereits zufrieden stellende Ergebnisse zeigte. Deshalb ist lediglich zu empfehlen, dass der Designer und der Bestückungsspezialist die Land Pattern-Bibliothek gelegentlich überarbeiten. Viele haben beobachtet, dass bleifreie SAC-Lote (SnAgCu) im Vergleich zu eutektischen Pb-Sn-Loten unterschiedliche Benetzungseigenschaften und anderes Kapillarverhalten aufweisen. SAC-Lote weisen in flüssigem Zustand nicht dasselbe Fluss- oder Migrations- verhalten auf den Anschlussflächen der Leiterplatte und unter Bauteilanschlüssen auf wie Pb-Sn-Lote. Vielen ist auch bekannt, dass das von den bleihaltigen Loten her gewohnte Selbstzentrierungs- und Selbstjus- tierungsphänomen kleiner Bauteile und BGA bei blei- freien Loten nicht auftritt. Weil aber das flüssige Lot auf der Anschlussfläche verbleibt, ist andererseits nur minimale Brückenbildung zwischen eng gelegenen Anschlüssen oder in benachbarte Durchgangsvias zu befürchten.

Cadence setzt Strategie der Produktsegmentierung bei der Allegro Silicon-Package-Board Plattform fort

Mehr Produktivität durch schnellen und problemlosen Zugriff auf Designdaten

Diese Frage beleuchteten die Autoren in einem Workshop während der FED-Konferenz 2005 in Fulda. Es handelt sich um eines der vielen Themen, die in der gemeinsamen Projektgruppe „Design" des FED und des VdL behandelt werden. Der Thematik kann man eine gewisse Brisanz nicht absprechen. Sie soll deshalb hier einem größeren Kreis von Fachleuten dargelegt werden.

Netzlistenvergleich – kein wesentlicher Aufwand

Netzlisten beschreiben elektrische Charakteristika einer Leiterplatte. Der Designer baut sie beim Stromlaufplan auf, ebenso bei Veränderungen im Layout (z.B. beim Pin/Gate-Tausch oder bei Namensänderungen), sowie durch Hinzufügen von Varianten oder durch Reuse-Blöcke. Dies geschieht je nach verwendetem CAE-System meist automatisch im Hintergrund. Beim späteren Postprocessing werden neben anderen Informationen auch die Netlist Files generiert, sei es im Format IPC-D-356, in ODB++ oder als Neutral File. Der CAM-Operator beim Leiterplattenhersteller liest dann die Netlist Files zusammen mit den übri- gen beim CAD-Postprocessing entstandenen Dateien ein. Er hat somit die Chance eines „Netlist Compare“ (Netzlistenvergleich), der wie folgt funktioniert:

Neue Firma LXinstruments seit 1. April 2006 aktiv

Reibungsloser Führungswechsel bei SEHO

Kuttig in neuem Gebäude

RHe Microsystems feiert 15-jähriges Bestehen

Aus JUMA wurde JUMATECH

Dr. Maiwald erfolgreichster Unternehmer Sachsens 2006

Positive Quartalsbilanz bei MARTIN

Farnell InOne bietet neuen Re-Reeling-Service

HARTING als weltweit erstes Unternehmen nach IRIS zertifiziert

Balver Zinn hat Marktposition international ausgebaut

Neuer Marketingleiter bei ElectronicNetwork (EN)

HARTING Mitronics gewinnt Hermes Award

Vorstand der Fraunhofer-Gesellschaft mit neuer Struktur

Hover-Davis bildet neue Direct Products Division

Vishay vor erneutem Boom

VDE verstärkt strategische Partnerschaft mit China

Valor übernimmt TraceXpert

SICK geht erfolgreich ins Jubiläumsjahr

Zuken hat CIM-Team übernommen

Router Solutions und Sony TiMMS kooperieren

Neuer Metrology-Manager Central Europe

Mit dem Fortschritt in der CMOS-Technologie steigt auch der Bedarf an Bandbreite in der Tele- und Datenkommunikation. Die heute übliche Technik der Datenübertragung über hochfrequente elektrische Verbindungen stößt dabei langsam an ihre Grenzen. Der Aufwand zur Sicherung der Signalintegrität und für EMV-Maßnahmen ist immens. Seit Mitte der neunziger Jahre gibt es daher Überlegungen, High-Speed-Signale auf der Leiterplatte oder von Board zu Board optisch, anstatt wie bisher elektrisch, zu übertragen. Sowohl die Verlegung optischer Wellenleiter auf der Leiterplatten- oberfläche (Overlaytechnik) als auch die Integration von Wellenleitern in die Leiterplatte (Inlaytechnik) wird weltweit untersucht.

Das Informationsmaterial über die Auswirkungen der neuen China-RoHS ist spärlich. Das US-amerikanische Markt- forschungsunternehmen AMR Research Inc., Boston, Mass., hat einen Artikel veröffentlicht, der sich mit der Situation befasst, die westliche Importfirmen in China erwartet. Nachfolgend Auszüge aus dem Artikel.

Termine

DVS-Merkblätter zur Mikroverbindungstechnik

Die UV-Techonologie bietet sich an, wenn schnellste Prozesse und emissionsarme Beschichtungen gefor- dert werden. Für eine sichere UV-Härtung sind bestimmte Prozesskontrollen unabdingbar. Einige Eigenarten der UV-Härtung werden beschrieben und Hinweise zur Prozesskontrolle gegeben. Der grundsätzliche Nachteil der UV-Beschichtungsprozesse ist der, dass in Schattenbereichen keine Härtung stattfinden kann. Hier muss man auf so genannte sekundäre Härtungsmechanismen ausweichen. Eine Möglichkeit der Schattenhärtung bietet hier das TWIN-CURE®-Prinzip, die sekundäre Härtung mit Luftfeuchte. // 

UV technology becomes attractive when rapid processing and low-emission coatings are sought. For assured UV-curing, certain process controls are essential. Some unique features of the UV pro- cess are described, and a guide to process control is given. One main drawback of the UV cure process is that it is line-of-sight and curing will not occur in any shadowed areas. In such instances, one must resort to alternative procedures, using so-called secondary curing methods. One option in such cases is offered by the TWIN-CURE principle which achieves secondary curing using humid air.

Die bekannten und von NEMI und ZVEI empfohlenen Lote SnCu, SnAg, SnAgCu werden zur Fertigung elektronischer Schaltungen bereits vielfach eingesetzt. Die bleifreien Lote mit Kombinationen der Zusätze von Eisen, Kobalt und Nickel mit Seltenen Erden wurden bisher noch nicht für den Einsatz in der elektronischen Verbindungstechnik in Erwägung gezogen. Bleifreie Lote mit diesen Mikrolegierungselementen und deren Eigenschaften bieten Vorteile. Zusätze von mehreren Elementen erlauben sehr niedrige Dosierungen, damit die Hauptlegierung sowenig wie möglich verändert wird. Sie ergeben eine feine Kornstruktur und erweitern das Anwendungsfenster für bleifreies Löten erheblich. // 

The well-known solder alloys SnCu, SnAg, SnAgCu, recommended both by NEMI and ZVEI are now widely used in electronic circuit assembly. Lead-free solder alloys containing additions of iron, cobalt or nickel with rare earths have, up till now, hardly been used. However such alloys, with traces of these elements do offer definite advantages. Addition of multiple elements allows very low dosages in order that the composition of the main alloy remains, as far as possible, unchanged. These alloys provide fine grained solder joints and permit a wider operating window for lead-free applications.

Nach Vorbemerkungen zur allgemeinen Situation vor der Umstellung auf die Bleifreitechnologie in der Elektronik wird auf die Zuverlässigkeit der bleifreien Lötverbindungen eingegangen.  Es wird versucht, Ergebnisse zu den Temperaturzyklenfestigkeiten aus mehreren Quellen, die jeweils mehrere Lotlegierungen untersuchten, miteinander abzugleichen. Es ergeben sich teilweise (qualitative) Übereinstimmungen, teilweise Differenzen. Insbesondere die Relationen zwischen SnAgCu und SnCu werden unterschiedlich berichtet. Es bleiben vorerst ungeklärte Inkongruenzen. // 

After some preliminary comments on the overall situation prior to conversion to lead-free in electronics, the issue of reliability of lead-free solder joints is considered. An attempt is made to reconcile data from several sources, from temperature cycling tests with several lead-free alloys, to form an overall assessment. These results provide, in part a (qualitative) agreement, but also reveal differences. In particular, there are conflicting reports as to the relationship between SnAgCu and SnCu.  For the present, unsolved incongruities remain.

Bestückungstechnik: Flexible Fertigung von kleinen und mittleren Serien

Lösbare Direktkontaktierung von MIDs mit folienisolierten Flachleitern

17. Mitgliederversammlung der Forschungsvereinigung 3-D MID e.V.

Zum sechsten Mal luden die drei Lehrstühle LSP (Polymerwerkstoffe), FAPS (Fertigungsautomatisierung und Produktionssystematik) und LKT (Kunststofftechnik) der Universität Erlangen-Nürnberg am 16. Februar 2006 zum Fachseminar Kunststoffe in der Elektronik ein. Neben Vorträgen über Grundlagen standen aktuelle Themen aus der Industrie auf dem Programm. Das nächste Seminar wird am 15. Februar 2007 stattfinden.

In seiner Einführung in Polymere: Struktur und Eigenschaften stellte Prof. Dr. Helmut Münstedt, Inhaber des Lehrstuhls LSP, Universität Erlangen-Nürnberg, nach der Begrüßung durch Prof. Feldmann zunächst die Geschichte des Seminars dar. Dann gab er einen Überblick über die physikalischen Eigenschaften von Duromeren, Elastomeren, amorphen und teilkristallinen Thermoplasten und erläuterte ausgehend von den Vorstellungen über die molekulare Struktur die Unterschiede. Dabei führte er experimentell vor, dass die Polymere, auch wenn sie bei Raumtemperatur gut biegbar sind, unterhalb der Glastemperatur bei Biegebelastung leicht brechen. Zum Abschluss demonstrierte er den Unterschied zwischen einem Elastomer und einem Thermoplasten bei Erhitzung. Während sich der Thermoplast nur verformte, brannte das Elastomer nach kurzer Zeit lichterloh.

Die Firma centrotherm hat ihr umfangreiches Know-how im Bereich Vakuumlöttechnologie mit langjähriger Erfahrung im Bereich der Niederdruckplasmen ver- knüpft und so die Technologie des plasmaunterstützten Reflow-Lötens entwickelt und in ihren Vakuumlötöfen der Serie VLO umgesetzt. Die Vakuumlötofenserie VLO 20 – VLO 300 umfasst Batchöfen mit Kammervolumina von 20 bis 300 l. Diese können nun durch den Einsatz von Niederdruckplasma für eine noch größere Vielzahl von Speziallötprozessen eingesetzt werden, beispielsweise für das lunker- und rückstandsfreie Löten unter Vakuum (bis zu 10-5 mbar) zur Erzeugung von Ultrafinepitch-Verbindungen auf anorganischen Trägersubstraten. Die Vakuumlötöfen sind so konzipiert, dass sie einen Vakuumlötprozess mit bestmöglicher Prozesssicherheit bezogen auf lunker-, rückstands- und fehlerfreie Lötverbindungen ermöglichen. Dadurch ergibt sich zusätzlich eine Prozessvereinfachung, denn aufwändige Röntgen-Untersuchungen der einzelnen Lötstellen können entfallen.

The possibilities and actual status of (large dia- meter) wire bonding to FR4/FR5 PCBs are discus- sed and hints given, what is to take care of. //

Die Möglichkeiten und der aktuelle Stand für das (Dick-)Drahtbonden auf FR4/FR5-Leiterplatten werden erörtert und Hinweise gegeben, was dabei zu beachten ist.

Introduction Over the past few years, numerous companies in automotive, military, commercial, and other electronic sectors have migrated from using ceramic substrates to printed circuit boards (PCB). They have seen in some instances that the ceramic substrate was over-engineered and that the printed circuit board was capable of handling the application in terms of heat dissipation and temperature exposure. In some cases, there are two substrates within the same module, one PCB and one ceramic. Chip-On-Board (COB) is broadening its horizons by not just wire bonding from an integrated circuit to the PCB with small diameter aluminium wire, but now also includes large diameter wire for bare die to substrate and interconnecting the housing leadframe to the substrate (Fig. 1). Wire diameters from 125 to 500 µm are included in large wire sizes.

Deutsche IMAPS Konferenz

10./11. Oktober 2006, München

Call for Papers

Wie bereits Tradition findet die Deutsche IMAPS-Konferenz 2006 an der Technischen Universität in München statt. Wir würden uns freuen, wenn Sie zu einem der folgenden Themen der Mikroelektronik, des Packaging bzw. der Aufbau- und Verbindungstechnik einen Vortrag von ca. 20 Minuten Dauer halten:

• Materialien und Technologien (Dickschicht, Dünnschicht, LTCC, Advanced PCBs, MCMs, Flip Chip, CSP, COB, SMT)

• Design und Modellierung (Fertigungsgerechtes Design, thermische/mechanische/elektrische Simulation, CAD)

• Fertigung und Prozesse (Large Panel Prozessierung, HDI-Prozesse)

• Anwendungen (HF/Mikrowellenschaltungen, Power Packaging, Kommunikationstechnik, Automobilelektronik, Medizintechnik, Luft- und Raumfahrt)

• Qualität und Zuverlässigkeit (Test und Inspektion, Package Zuverlässigkeit, Qualitätsstandards)

• Umweltaspekte (Bleifreie Produkte, Recycling, Umweltverträgliche Materialien) Bitte senden Sie Ihren Abstract (ca. 200 Wörter) bis zum 26. Mai 2006 an: Dr.-Ing. Gisela Dittmar, Ingenieurbüro Elektroniktechnologie Dittmar, Egerlandstr. 88, D-73431 Aalen, Tel. 07361/931129, Fax 07361/943004, Diese E-Mail-Adresse ist vor Spambots geschützt! Zur Anzeige muss JavaScript eingeschaltet sein!

Es wird wieder ein BEST PAPER AWARD vergeben !

???Nutzen Sie bitte auch die Möglichkeit der Online-Anmeldung unter: http://www.imaps.de!???