Kolumne: Anders gesehen – Blitze schlagen nie zweimal an derselben Stelle ein

Wenn Thor seinen Hammer durch die Wolken schmeißt, dann ist das nicht ganz harmlos, denn der Nationale Wetterdienst schätzt, dass es jedes Jahr mehr als 90 Todesfälle und etwa 300 Verletzte durch Blitzschlag gibt. Aber auch in der Elektronik kann hoher Stromfluss einiges an Schäden anrichten.

Donnergott Thor im Kampf mit den gefräßigen Jötunn, Nachkommen des Urriesen Ymir, dargestellt auf einem Gemälde des schwedischen Malers Mårten Eskil Winge im Jahr 1872. Der energetische Kampf wird laut nordischer Mythologie bis zur Ragnarök, dem ‚Endkampf‘ der Götter und Riesen beim Weltuntergang, andauern.Allein die Tatsache, dass es Blitzableiter und Hersteller gibt, die eine Frequenz der Einschläge mittels Elektronik feststellen und dokumentieren, widerspricht einer solchen Aussage. Diese Floskel wurde wohl erfunden, um jene armseligen Opfer, die vom Geschäftsführer oder dem Offizier gerade eine Zigarre verpasst bekommen haben, zu beruhigen. Aber auch da stimmt es nicht, denn hat das Oberhaupt erst einmal einen wehrlosen Schwächling ausgemacht, so wird er den Frust, den er zu Hause durch seine Familie oder im Stau auf der Autobahn aufgestaut hat, liebend gerne wieder am gleichen Individuum austoben. In der Elektronik ist das nicht ganz so fotogen oder tödlich, aber Schaden entsteht dort auch der statischen Elektrizität wegen. Jetzt meldet die Chipindustrie, dass es noch drastischer wird und auch rasant teurer, solche Schäden notgedrungen zu vermeiden. Der Grund ist in der stetigen Weiterentwicklung der Chips zu suchen. Der Drang, mehr und mehr Transistoren auf der gleichen oder kleineren Fläche unterzubringen, erfordert nicht nur engere Leiterbahnen und reduzierte Abstände, sondern auch dünnere Beschichtungen. Das macht den Halbleiter dann immer anfälliger für Schäden durch elektrische Entladung.

Heutzutage werden die meisten modernen Halbleiterkomponenten so ausgelegt, dass sie eine Entladeempfindlichkeit von 250 V für Ladegeräte erfüllen, die in den nächsten drei bis fünf Jahren auf 125 V und in den folgenden drei bis fünf Jahren wieder auf 50 - 70 V sinken könnte. Für den Produzenten, der solche Chips einsetzt. hat das weitreichende Folgen, denn nun muss er sowohl seine gesamte Produktion neu betrachten und vermessen – und anschließend Maßnahmen ergreifen, um Entladungen zu vermeiden. Schließlich hat es sich herumgesprochen, dass genau dort, wo man es am wenigsten vermutet, der Blitzteufel (sprich Thor mit seinem Hammer) zuschlägt. 2022 berichtete die ‚AsiaTimes', dass während eineshochrangigen Treffens die USA und Japan zusammenarbeiten werden, um eine hochmoderne 2-nm-Halbleiterprozesstechnologie zu entwickeln, um eine übermäßige Abhängigkeit von den Fabriken der Taiwan Semiconductor Manufacturing Company (TSMC) in Taiwan zu verhindern – in anderen Worten eine weitere Anstrengung, Chinas Entwicklung auf diesem Gebiet zu behindern.[*] Bei 7 nm ist man bereits angekommen, und das ist nicht ganz unproblematisch. Teuer bedeutet erstens, dass alles kompetent gemessen werden muss. Hierzu gibt es mehrere Methoden und Instrumente, jedoch nur wenige Experten. Sobald die Messwerte vorliegen und man sich sicher ist, dass sie auch lückenlos berichten, kann man den nächsten Schritt einleiten. Jetzt ersetzt man alle nichtleitenden Materialien, die in der Produktion mit den empfindlichen Chips in Berührung kommen könnten, durch leitende und erdet diese über entsprechende Widerstände. Das reicht vom Verpackungsmaterial über Lagerung und Maschinenpark bis hin zur Endabnahme.

Vorgeschlagen werden Messungen bei Maschinen wie folgt:

1. Erdungswiderstand
2. Punkt-zu-Punkt-Widerstand
3. Elektrostatisches Potenzial
4. Elektrostatisches Feld
5. Akkumulierte Ladung

Reparatur von Bauelementen auf einer Leiterplatte unter Verwendung antistatischer Handschuhe

Elektrostatisches Kontaktvoltmeter ESVM 821HHDa die meisten Arbeiter an der Linie keine Erfahrung in dieser Richtung haben, müssen sie geschult werden. Mit dem schnellen Wechsel am Arbeitsplatz eine fortwährende Maßnahme, die durch einen Mangel an guten Schulungsleitern noch problematischer wird. Manager in Shenzhen, China, klagten schon vor Jahren, dass sie jedes Jahr gut ein Drittel ihrer Arbeiter an der Linie verlören und diese dann mit frischen Kräften ersetzt werden müssten. Dieses Problem zeigt sich jetzt auch in Europa und wird sich mit der Diskussion einer allgemeinen Wehrpflicht kaum verbessern lassen. Wenn erst einmal diese Vorkehrungen getroffen und befolgt wurden, kommt als nächstes Problem die Überwachung, denn man kann nicht annehmen, dass in einer solch komplizierten Umwelt alles bleibt, wie es einmal eingerichtet wurde.

Als wichtiger Schritt ist dann noch die Analyse von eingetretenen Ausfällen bei den Chips zu beachten. Jedes Vorkommnis bedeutet eine detaillierte Studie der Ursache, denn solche Schäden im Innern der Chips sind nicht zu beheben und ein Austausch der entsprechenden Bauteile ist vor allem in Massenproduktionen ausnehmend aufwendig. Da in der elektronischen Industrie Kosten sehr hoch eingeschätzt werden, weswegen viele der US-amerikanischen Industrien ihre Produktionen nach Asien verlagerten, ist es nicht unrealistisch, nach alternativen Lösungen zu suchen, die viele der neuen elektrostatischen Probleme erst gar nicht aufkommen lassen oder wenigstens nicht verschlimmern.

Chipdesigner haben gelernt, wie man dreidimensionale Chips baut, und zwar mittels ‚Advanced Packaging'. Bei diesen nichtwirklich neuen Verfahren können übereinander gestapelte Schichten von Chips mit größeren Transistoren Rechengeschwindigkeiten erzeugen, die eindimensionalen Konfigurationen kleinster Chips entsprechen. Hier muss man ‚größere Transistoren' unterstreichen, denn die verwenden dickere Oxidschichten und sind somit unempfindlicher gegen elektrostatische Entladung. Ein weiterer Preis- und Kostenvorteil kann mit weniger komplizierten Chips realisiert werden, wenn die Ausbeute guter Kreisläufe pro Wafer mit einbezogen wird. Denn es ist nicht unrealistisch anzunehmen, dass die Transistoren umso anfälliger für Produktionsfehler sind, je enger sie angeordnet werden. Ein 300-mm-Wafer mit einem 17,92-mm²-Chip würde 3252 Chips pro Wafer enthalten. Wie viele davon tauglich sind, ist nun die kritische Frage. Die wirklichen Werte sind weitgehende Geheimsache, aber Werte unterhalb der 50-%-Marke als tatsächliche Ausbeute schweben bereits bei ‚einfacheren' Chips im Raum und es wird geflüstert, dass Spezialisten abgeworben werden, welche die Ausbeute um einige Prozente nach oben treiben können, was wohl bedeutet, dass damit viel Geld verdient wird.

Wohl noch in den Laboratorien der Firmen, Universitäten und Institute werden andere Technologien erforscht, die nicht unbedingt mit Silikon zu tun haben. Man hört von Nanoröhrchen (nano-tubes), die zu Transistoren zusammengekoppelt werden. Derzeit zwar offenbar noch etwas zu groß, aber mit dem Potenzial, weit kleinere und schnellere Chips zu kreieren, die obendrein auch nicht mehr so viel Strom benötigen und eventuell sogar dem Problem der selbst erzeugten Hitze entkommen.

Das waren ein paar Volt zu viel: Überhitzte Baugruppe

Literatur

https://cwsasoccer.org/de/schl%C3%A4gt-der-blitz-wirklich-nie-zweimal-an-der-gleichen-stelle-ein/
J. A. Montoya; Preparing for Increased Electrostatic Discharge Device Sensitivity; IPC APEX EXPO Conference Proceedings
H. Berndt; Electrostatic Discharge (ESD), Factory Issues, Measurement Methods and Product Quality – Roadmaps and Solutions for 2025 to 2030; IPC APEX EXPO Conference Proceedings
S. Foster; SMIC’s 7-nm chip process a wake-up call for US; Asia Times; July 25, 2022
D. P. Goldman; How China could leapfrog US chip-making bans; Asia Times; July 14, 2022
I. Cutress; Early TSMC 5nm Test Chip Yields 80%, HVM Coming in H1 2020; December 11, 2019

Referenzen

[*] Scott Foster, 'US, Japan reaching for a 2-nm chip breakthrough', Asia Times 1.8.2022, https://asiatimes.com/2022/08/us-japan-reaching-for-a-2-nm-chip-breakthrough/ (Abruf: 25.11.2024).
[**] Julian A. Montoya, 'Preparing for Increased Electrostatic Discharge Device Sensitivity’, Intel, IPC APEX EXPO 2014 Conference Proceedings, www.ipc.org/system/files/technical_resource/E15%26S22_01.pdf (Abruf: 27.11.2024).