Vorschläge für Fachvorträge gesucht: Call for Papers zur FED-Konferenz am 24./25. September in Lübeck
Die FED-Konferenz 2025 steht in den Startlöchern – für den FED der Höhepunkt des Jahres und ein Highlight für alle, die sich mit Entwicklung und Fertigung von Leiterplatten, alternativen Schaltungsträgern und Baugruppen beschäftigen und sie mitgestalten wollen.
Am 24. und 25. September 2025 treffen wir uns in Lübeck, um Perspektiven, Strategien und Lösungen für die Praxis zu diskutieren. Bis zum 23. März können Sie Vorschläge für werbefreie Fachvorträge einreichen – in deutscher oder englischer Sprache.
Das sind die Themen:
- Leiterplatten- und Baugruppendesign
- Baugruppenfertigung und EMS
- Aufbau- und Verbindungstechnik
- Lösungen für KMU: Best Practices
- Strategien für Europas Elektronikindustrie
- Gesetzliche Vorgaben und Compliance
Mit über 40 Fachvorträgen, Diskussionen und Workshops sowie zwei großartigen Keynotes bietet die Konferenz eine einmalige Plattform, um Wissen auszutauschen, Netzwerke zu erweitern und praxisnahe Impulse für Ihre Projekte zu sammeln. Von Design bis Fertigung: Hier werden Trends greifbar und Innovationen entlang der gesamten Wertschöpfungskette präsentiert.
Die enge Verzahnung von Design und Fertigung bleibt dabei ein zentraler Fokus: Nur wer die Anforderungen der Produktion versteht, kann zuverlässige, wirtschaftliche Designs entwickeln – ein Zusammenspiel, das Innovationen fördert und Europas Wettbewerbsfähigkeit sichert.
Weitere Informationen für die Themen der Fachvorträge und zum Programm finden Sie auf unserer Webseite: fed-konferenz.de
Mit einem Fachvortrag besetzen Sie Ihr Thema auf der FED-Konferenz
Proportionale Anschlussflächen für THT-Bauteile: Neuer Standard IEC 61188-6-3 eingeführt
„Nun das letzte Teil der IEC 61188-6-x gesetzt“, freut sich FED-Vorstand Michael Schleicher, der als Leiter des FED-Arbeitskreises Normen und Richtlinien auch in internationalen Normungsgremien mitwirkt. Der erfahrene Leiterplatten- und Baugruppendesigner Michael Schleicher hatte die Idee, für Anschlussflächen von THT-Bauteilen die Proportionalität der Leiterplattendicke zum Lotspalt zugrunde zu legen. Sein Vorgänger im Vorstand, FED-Aktivist Rainer Taube, hatte das proportionale Konzept für die SMD-Anschlussflächen erarbeitet. Auf diesem Konzept basiert die Normenserie IEC 61188-6-x, die 2019 erstmals publiziert wurde.
Mit dem jüngst veröffentlichten neuen Standard IEC 61188-6-3 wird ein zeitgemäßes Konzept für Landeflächen von Durchsteckbauteilen (THT) eingeführt. Dieses berücksichtigt die gestiegenen Anforderungen an Design und Fertigung, die durch moderne Technologien und neue Einsatzszenarien entstanden sind.
Der Hintergrund: Die zunehmende Verbreitung von Finepitch-Bauteilen (BGA, QFP) und Steckern im SMD-Format sowie der Einsatz von Press-Fit-Technologien für hochpolige Steckverbinder stellen neue Herausforderungen an das Design von Leiterplatten. Hinzu kommen Faktoren wie:
- Höhere Lagenzahlen und Substratdicken >2 mm
- Dickere Kupferschichten (>70 μm) mit hoher thermischer Masse
- Dicke Anschlussdrähte für Bauteile mit hohen Stromanforderungen
- Selektive Lötverfahren mit gezielter Wärmezufuhr
Diese Entwicklungen machen eine präzisere Anpassung der Landeflächen an die thermischen und mechanischen Anforderungen erforderlich.
Das Kernprinzip des neuen Konzepts ist die thermische Balance: Die Landeflächen müssen so gestaltet sein, dass die „thermische Senke“ (Leiterplatte und Anschlussdraht) optimal mit der „thermischen Quelle“ (Lötwärme) abgestimmt wird. Nur so lassen sich voidfreie Lötstellen mit 100 % Lotdurchstieg und einer vollständigen 360°-Lötnaht gewährleisten.
Die neue THT-Landeflächengestaltung orientiert sich an den spezifischen Parametern Drahtstärke, Substratdicke und Löttechnologie
Wichtige Neuerungen sind:
- Proportionalität und Anpassung
- Statt an fixen Werten orientiert sich die Landeflächengestaltung an spezifischen Parametern wie Drahtstärke, Substratdicke und Löttechnologie. Für massereiche Bauteile oder dicke Kupferlagen sind größere Restringe erforderlich.
- Berücksichtigung der Löttechnologie
- Bereits bei der Designphase wird die spätere Lötmethode (Wellenlöten, selektive Lötung) einbezogen, um die benötigte Wärmeübertragung sicherzustellen.
Vorteil: Durch angepasste Landeflächen werden thermische Belastungen der Leiterplatte reduziert, was die Zuverlässigkeit erhöht und Materialschäden vorbeugt. Das neue Konzept baut auf den Ergebnissen des IGF-Projekts SiWOLAK und dem Gap-Ratio-Modell auf. Es kombiniert bewährte Erkenntnisse mit den Anforderungen moderner Fertigungstechnologien.
Fazit: Mit IEC 61188-6-3 erhalten Leiterplattendesigner ein praxisorientiertes Werkzeug, um THT-Landeflächen optimal zu gestalten. Der Standard bietet eine klare Anleitung, wie thermische und mechanische Herausforderungen gemeistert werden können, um höchste Qualitätsansprüche zu erfüllen.
embedded world 2025: Der FED ist dabei! Sichern Sie sich Ihr Freiticket!!
Wenn sich die Embedded Community vom 11. bis 13. März in Nürnberg trifft, ist der FED wieder mit dabei. Die embedded world Exhibition&Conference gilt als größter Treffpunkt für die Embedded-System-Branche. Im letzten Jahr präsentierten über 1.100 Aussteller aus knapp 50 Ländern ihre Produkte, Lösungen und Innovationen – und mehr als 32.000 Besucher aus über 80 Ländern nutzten die Gelegenheit zum Austausch und Netzwerken.
Der FED zeigt neben den zertifizierten Trainingsangeboten HDI und Microvias, High Power und High-Speed-Baugruppendesign, Elektronikkühlung sowie die Simulation von Signalintegrität und Powerintegrität als Highlight den Leitfaden High-Speed-Design, der Leiterplattendesignern den optimalen Einstieg in das Thema ermöglicht.
Mit dem CODE:ew25web können Sie sich auf der Webseite embedded-world.de ein kostenfreies Besucherticket sichern.
Wir freuen uns darauf, Sie in Nürnberg zu treffen
Veranstaltungskalender Februar bis März 2025
17.-20.2. |
IPC-A-610 Rev. H Kurs für Spezialisten (CIS), Erlangen |
10.-12.3. | High-Speed-Baugruppendesign, Neustadt/Aisch |
17.-21.2. |
IPC-A-610 Rev. H Kurs für Trainer (CIS), Erlangen |
11.-13.3. | ESD-Schutzmanagement Intensivkurs, Berlin |
18.2. |
ESD-Schutzmanagement Grundlagen, Berlin |
12.3. | Testverfahren für elektronische Baugruppen, Augsburg |
19.2. |
ESD-Schutzmanagement Audit Grundlagen, Berlin |
13.3. | EMV-gerechtes Baugruppendesign, Neustadt/Aisch |
20.2. |
ESD-Schutzmanagement-Auditor |
13./14.3. | EMV-gerechtes Baugruppendesign, Neustadt/Aisch |
21.2. |
ESD-Tutorial |
14.3. | ESD-Schutzmanagement Auditor, Berlin |
24.-28.2. |
ZED Level II – Leiterplatten-Baugruppendesign 1 |
17.-20.3. | IPC/WHMA-A-620 Kurs für Spezialisten, Augsburg |
3.3.-4.4. |
ZED Level I – Grundlagenkurs Leiterplattendesign |
17.-21.3. | IPC/WHMA-A-620 Kurs für Trainer, Augsburg |
Impulse und Termine per E-Mail: Der FED-Newsletter
Zweimal im Monat versorgt die FED-Geschäftsstelle Fachleute in Elektronikdesign und Baugruppenfertigung mit den neuesten Informationen, Terminen der Regionalgruppen und wertvollen Impulsen direkt zum Herunterladen, Anmelden oder Informieren.
Der FED-Newsletter ist vollkommen kostenfrei und jederzeit kündbar. Zur Anmeldung geben Sie lediglich Ihren Namen und Ihre E-Mail-Adresse unter diesem Link ein: http://www.fed.de/newsletter
FED e. V.
Frankfurter Allee 73c 10247 Berlin
Tel. +49(0)30 3406030-50
Fax. +49(0)30 3406030-61
http://www.fed.de
email: