FED-Informationen 12/2024

Alles für den Einstieg ins High-Speed-Design: Der neue Leitfaden des FED ist online

High-Speed-Designs fordern Leiterplattendesigner mit anspruchsvollen Technologien und spezifischen Layout-Anforderungen heraus. Um den Einstieg in dieses komplexe Gebiet zu erleichtern, hat ein Team von High-Speed-Spezialisten unter Leitung des früheren FED-Vorstandsvorsitzenden Professor Rainer Thüringer einen umfassenden Leitfaden entwickelt. Zehn Experten aus Hochfrequenz- und PCB-Design haben ihr Wissen gebündelt, um Leiterplattendesignern einen praxisnahen Wegweiser an die Hand zu geben. High-Speed-Design beginnt dort, wo Signalflanken in extrem kurzen Zeiträumen – Pico- bis Nanosekunden – zwischen High und Low wechseln. Diese schnellen Signale verhalten sich wie Wellen, die sich über die Leiterbahnen ausbreiten und bei falschem Design Störungen oder Reflexionen verursachen können. Deshalb sind spezielle Maßnahmen notwendig: Impedanzkontrollierte Leiterbahnen, präzise Lagenaufbauten und perfekt abgestimmte Stromversorgung sind nur einige der Anforderungen, die High-Speed-Layouts erfolgreich machen. All diese Maßnahmen haben noch einen weiteren Vorteil: Sie verbessern zugleich die elektromagnetische Verträglichkeit (EMV). Der Leitfaden führt Schritt für Schritt durch die wesentlichen Themen des High-Speed-Designs:

Einführung und Planung: Nach einer Einführung in die Grundlagen und Herausforderungen startet der Leitfaden mit der Planung des Lagenaufbaus. Die Auswahl geeigneter Materialien und die Vor- und Nachteile unterschiedlicher Multilayer-Architekturen werden erläutert.

Signalübertragung und Layout-Regeln: Von der Impedanzkontrolle über Terminierungsstrategien bis zur Verlegung von differentiellen Leitungspaaren bietet der Leitfaden praktische Tipps. Auch die besonderen Anforderungen an Memory-Interfaces und Bussysteme werden erklärt.

Power Distribution Network (PDN): Die Stromversorgung steht im Fokus des abschließenden Kapitels. Hier erfahren Sie, wie Sie eine stabile und effiziente Stromversorgung auch für höchste Anforderungen sicherstellen.

Tools und Quellen für die Praxis: Der Anhang bietet eine Fülle an nützlichen Tools und Links, darunter kostenfreie Versionen von Design- und Layoutwerkzeugen, Impedanzkalkulatoren und Simulationstools. Diese ergänzen die theoretischen Grundlagen des Leitfadens und machen ihn zu einem praktischen Begleiter für Ihre tägliche Arbeit. „Der Leitfaden vermittelt Grundlagen und gibt wertvolle Tipps für den Einstieg. Als Ergänzung empfehlen wir das dreitägige FED-Seminar High-Speed-Design. Dort werden die Themen interaktiv und praxisnah in Übungen vertieft und trainiert“, fasst Rainer Thüringer zusammen. Der Leitfaden steht auf der FED-Webseite zur Verfügung: www.fed.de/themen/

Der High-Speed-Leitfaden vermittelt die Grundlagen und Zusammenhänge und gibt Leiterplattendesignern wertvolle Tipps für den Einstieg

Effiziente Unterstützung beim Auslegen von Luft- und Kriechstrecken: Das Isoko-Tool von Bernd Gebert

„Wie wäre es, wenn Sie ein Tool hätten, das Sie schnell und unkompliziert zu den richtigen Luft- und Kriechstrecken führt“ fragt Bernd Gebert, Leitung Normenstelle und Technische Redaktion bei WITTENSTEIN SE, und im Ehrenamt FED-Fachbeirat sowie Leiter der Regionalgruppe Stuttgart. Genau das bietet das neue Werkzeug für die Isolationskontrolle, kurz Isoko-Tool, das Bernd Gebert exklusiv für unsere Mitglieder entwickelt hat. Das Excel-basierte Werkzeug vereinfacht die korrekte Auslegung von Luft- und Kriechstrecken und hilft dabei, typische Designrulecheck-Pseudofehler zu vermeiden. Es ermöglicht außerdem die Bestimmung von Prüfspannungen für Typ- und Stückprüfungen und sorgt dafür, dass selbst Änderungen in der Schaltung oder im Layout problemlos gemeistert werden können. Damit wird die Arbeit von Hardware-Entwicklern und Leiterplattendesignern nicht nur einfacher, sondern auch effizienter. Das Isoko-Tool basiert auf der DIN EN IEC 60664-1 und steht mit freundlicher Genehmigung des VDE zur Verfügung. Es enthält grundlegende Funktionen und einen reduzierten Umfang der Tabellen aus der Norm. Damit haben Sie eine solide Grundlage, auf der Sie das Tool an Ihre spezifischen Anforderungen und Produktnormen anpassen können. Alle verwendeten Excel-Formeln sind im Tool ausführlich erläutert, was Ihnen maximale Flexibilität bei der Anwendung gibt.

„Mit diesem Werkzeug können viele Fehlerquellen bereits im Vorfeld ausgeschlossen werden“, erklärt Bernd Gebert. „Das spart nicht nur Zeit, sondern sorgt auch für mehr Sicherheit im Designprozess.“

Das Isoko-Tool steht für FED-Mitglieder in der Wissensdatenbank des FED kostenlos zum Download bereit.

Das Excel-basierte Werkzeug zum Auslegen von Luft- und Kriechstrecken wurde für FED-Mitglieder entwickelt

Ehrenurkunden des FED verliehen: Stefan Burmeister und Lutz Bruderreck gewürdigt

FED-Vorstand Stefan Burmeister, Niederlassungsleiter bei katek beflex in Hamburg, wurde die Ehrenurkunde des FED verliehen. Seit drei Jahrzehnten engagiert sich der Engineering- und Fertigungsspezialist im FED; zunächst als Leiter der Regionalgruppe Hamburg und seit 2014 im Vorstand. Zudem steuert Stefan Burmeister den Arbeitskreis Design & Baugruppe und ist Kursleiter im FED. Auch Lutz Bruderreck, Geschäftsführer bei TechnoLab in Berlin, wurde für sein langjähriges Engagement im FED diese Ehre zu teil. Der anerkannte Experte für Leiterplattenqualifizierung, Schadensanalytik und -simulation teilt sein profundes Wissen als Kursleiter und Autor und bereichert mit Beiträgen die verschiedenen Angebote des FED.

Stefan Burmeister (links) und Lutz Bruderreck (rechts)

PEDC: Die neue Konferenzplattform für Elektronikdesign in Europa

Die Pan-European Design Conference (PEDC) am 29./30. Januar in Wien, eine gemeinsame Initiative von FED und IPC, setzt neue Maßstäbe für die europäische Elektronikbranche. Mit ihrem klaren Fokus auf die neuesten Designkonzepte, Technologien und Visionen bietet die PEDC eine Plattform, die Entscheider, Entwickler und Forscher aus ganz Europa zusammenbringt. Die Konferenzsprache ist Englisch und richtet sich bewusst an ein internationales Publikum. Die PEDC startet mit einer Keynote von Prof. Dr. Thomas Ebel von der University of Southern Denmark. Er beleuchtet, wie Künstliche Intelligenz die Produktion von Bauelementen revolutioniert und damit die Elektronikfertigung von morgen prägt. Seine Forschung verbindet wissenschaftliche Tiefe mit greifbaren Anwendungen und verspricht wertvolle Impulse für die Branche. Die zweite Keynote hält Lukas Henkel von OV Technologies. Mit dem „Silicon-to-Systems“-Ansatz präsentiert er ein innovatives Open-Source-Design für eine Smartwatch. Dieses Beispiel zeigt eindrucksvoll, wie durchgängige Ansätze von der Chipentwicklung bis hin zum fertigen System neue Möglichkeiten im Elektronikdesign schaffen können. Neben den Keynotes umfasst das Programm 24 Fachvorträge, zwei Panels und ein exklusives Networking-Dinner. In den Panels diskutieren Branchenexperten den Einsatz von KI im Elektronikdesign und die Regulierung von Produktlebenszyklen. Eine begleitende Ausstellung bietet zusätzlich Gelegenheit, neueste Entwicklungen zu entdecken und Kontakte zu knüpfen.

Anmeldungen für Konferenzteilnehmer und Ausstellungsplätze für Unternehmen sind direkt auf der Konferenzwebseite buchbar: www.pedc.eu.

Dieter Müller, Vorstandsvorsitzender des FED, eröffnet mit Matt Kelly, CTO des IPC, am 29. Januar die PEDC in Wien

Veranstaltungskalender Januar bis März 2025

Fachwissen im Video-Format: Der Youtube-Kanal des FED

Fachleute zusammenbringen, Fachwissen für Praktiker aufbereiten und in der Community teilen ist seit nunmehr 30 Jahren die Mission des FED. Auf unserem YouTube-Kanal youtube.com/fedev teilen wir die Vorträge unserer FED Talks. Die FED-Mediathek enthält über 100 Videos und wächst weiter.