Artikelarchiv

Am 28. Oktober 2005 trafen sich Mitglieder der FED-Regionalgruppe Stuttgart (FED-RGS) und Gäste beim Steinbeis Transferzentrum Mikroelektronik (TZM) in Göppingen zu einer Vortragsveranstaltung und Neuwahlen.

Die Begrüßung der Anwesenden erfolgte durch die FED-Mitglieder Oliver Riese, riese electronic GmbH, Horb a. N., und Reiner Wieland, PCB-Ingenieurbüro, Laichingen, sowie durch Edgar Grundstein, TZM, Göppingen, als Vertreter des Gastgebers, der dabei auch seine Organisation vorstellte. Das TZM ist ein Unternehmen der Steinbeis GmbH & Co. KG, das mit knapp 100 Mitarbeitern (90 % Ingenieure) vor allem Elektronik-Entwicklungstätigkeiten aber auch Prototypenbau und kleinere Serien für andere Unternehmen als Dienstleistung anbietet. Hierzu werden die Leiterplatten-, Mikro- elektronik- und SMT-Fertigungseinrichtungen der benachbarten Fachhochschule angemietet. Im Bereich des Automotive-Bussystems FlexRay ist das TZM derzeit besonders stark engagiert und bietet auch eigene Produkte an.

Die gleichnamige Veranstaltung der SMT Maschinen- und Vertriebs GmbH & Co. KG, Wertheim, die am 22. und 23. April 2004 stattgefunden hat, war nicht nur wegen des überraschend guten Besuchs – 180 Teilnehmer waren ein neuer Rekord – ein großer Erfolg, denn auch sämtliche Vorträge und Diskus- sionen zur Bleifrei-Technik, die von den Bauteilen bis hin zur Traceability alles abdeckten, kamen durch- weg sehr gut an.

Mitgliederversammlung des Fachverbands Bauelemente der Elektronik im ZVEI am 27. Mai 2003 in Frankfurt

Vorstandsvorsitzender des VdL e.V. Andreas Ebeling auf der Mitgliederversammlung des Fachverbandes Bauelemente der Elektronik im ZVEI

Workshop „Materialdeklaration von Bauelementen – gesetzliche Anforderungen, Möglichkeiten und Grenzen“ am 4. Juni 2003 beim ZVEI in Frankfurt

ZVEI-Podium auf der Productronica2003

Jahresstatistik Leiterplatte 2002 des VdL/ZVEI

Technology Roadmap 2002/2003 des IPC

Termine des Fachverbandes Bauelemente der Elektronik, des VdL und des EITI

Halbleitermarkt in Deutschland – Mai 2003

Assam, einer derführenden Hersteller von Dampfphasen-Lötanlagen, installierte bei Lüdtke Electronic eine Inline Vakuum Dampfphasen-Lötanlage der 3. Generation. Lüdtke Electronic liefert im Gesamtprojekt den prozesstechnischen Rahmen für diese neuartige Technologie.

Wolfgang Epp, Siemens AG, Karlsruhe, schildert in einem Gespräch die Erfahrungen mit dem Einsatz des 3D-Lotpasten-lnspektionssystems 8200 SPI von GSI Lumonics

Die Siemens AG produziert in ihrem Werk in Karlsruhe für die Infineon AG Speicher-Baugruppen für Standardcomputer. Rund zwei Millionen Memory- Module verlassen jedes Jahr die Karlsruher High- Tech-Schmiede, um dann in Server- und Highend- Workstations von so gut wie jeder Marke eingebaut zu werden. Im Zuge einer kontinuierlichen Fertigungsoptimierung hat sich Siemens vor Kurzem entschlossen, den Produktionsschritt des Lotpastenauftrages auf die Leiterplatte, der für die korrekte Verlötung der einzelnen Bauteile essentiell ist, von der Sichtprüfung auf die dreidimensionale Laserprüfung mit einem Lotpasten-lnspektionssystem von GSI Lumonics umzustellen.

Mit zunehmender Miniaturisierung und Funktionsintegration werden elektronische Systeme komplexer. Anforderungen hinsichtlich Qualität und Zuverlässigkeit von Elektronik steigen, weil der vermehrte Elektronikeinsatz die Ausfallwahrscheinlichkeit des Gesamtsystems um ein Vielfaches erhöht. Durch Inte- gration der Elektronik in Maschinen und Anlagen steigen zudem die thermischen und mechanischen Belastungen. Hieraus resultiert ein großer Bedarf nach schnellen und sicheren Methoden zur Zuverlässigkeitsuntersuchung mit Berücksichtigung der Feldbedingungen.

Der LED-Spezialist Seoul Semiconductor hat angekündigt, dass er noch im ersten Quartal dieses Jahres die erste LED-Beleuchtungslösung mit einer Lichtausbeute von 100 Lumen pro Watt (lm/W) auf den Markt bringen wird. Das könnte neue Maßstäbe bei der LED-Beleuchtung setzen. Ab Anfang März werden Produktproben als Teil der Marke Acriche angeboten.

Der Neubau der Optiprint AG in Berneck, Schweiz, ist fertiggestellt. Nun werden weitere neue Anlagen installiert und das gesamte Produktionslayout ablaufoptimiert, wozu im Altbau renoviert wird. Bis im September soll alles weitgehend abgeschlossen sein. Dann werden Technologietage veranstaltet, bei dem die Weiterentwicklungen vorgestellt und das 30-jährige Bestehen des Unternehmens gefeiert werden.

In der heutigen Ausbildung von Systemtechnik-Inge- nieuren sind Grundkenntnisse des Leiterplatten- und Baugruppendesigns zwingend notwendig. Der Artikel zeigt die Anforderungen an Systemtechnik-Ingenieure und wie an der NTB die Elektronikentwicklung in die Ausbildung des Bachelorstudiums integriert ist. Über die verschiedenen Studiensemester wird das Thema Elektronikentwicklung den Studierenden vermittelt. Der hohe Praxisbezug wird durch die unterschiedlichen Projektarbeiten sichergestellt.// 

In training today’s Systems Technology engineers, a basic understanding of printed circuit board- and assembly design is absolutely essential. The article notes the requirements for System Technology engi- neers and describes how electronics training is integrated in the Bachelor Degree syllabus at the NTB. The subject area of electronics development is spread across the various semesters of the course. A practical emphasis for the course is ensured by inclusion of several projects.

Am 30. Januar 2009 wurde das System offiziell übergeben und das Jubiläum mit einer kleinen Vortrags- veranstaltung und einem Empfang mit Gerätedemonstration gefeiert.

Prof. Dr.-Ing. Klaus-Jürgen Wolter, Institut für Aufbau- und Verbindungstechnik der Elektronik (IAVT) der Technischen Universität Dresden (TUD), Dresden, hat die Veranstaltung eröffnet und dabei die Gründe für diese Investition erläutert. Die Spitzenforschung für Mikro- und Nanotechnologien benötigt immer leistungsfähigere Werkzeuge zur Analyse und Visualisierung der Untersuchungsobjekte. Das am 1. März 2007 gegründete Center for nondestructive nano evaluation (nanoeva) ist eine Gemeinschaftseinrichtung des IAVT und des IZF-D, die von ihm gemeinsam mit Prof. Norbert Meyendorf, Fraunhofer Institut für Zerstörungsfreie Prüfverfahren, Institutsteil Dresden (IZF-D), Dresden, geleitet wird und nun mit dem GEMINI SUPRA 40 VP ein äußerst leistungsfähiges und sehr vielseitig einsetzbares Rasterelektronenmikroskop (REM) erhalten hat. Ein wesentliches Einsatzgebiet werden Forschungen für die Aufbau- und Verbindungstechnik zur Polymer-Elektronik sein. Am nanoeva werden neue Prüfverfahren entwickelt sowie Prototypen mit neuen Technologien gebaut. Zudem werden entsprechende Dienstleistungen für die Industrie angeboten. Und die Ausbildung kommt selbstverständlich auch nicht zu kurz.

Zu einem kostenfreien EMV-Praxis-Seminar luden am 3. September 2009 die Gesellschaft für Elektronik- Design GED mbH und die Würth Elektronik GmbH & Co. KG knapp 40 angemeldete Teilnehmer in das EMC Competence Center der Firma Mitsubishi Electric nach Düsseldorf ein. Damit waren dann gleich drei kompetente EMV-Anbieter in einem Boot und ergänzten sich aufgrund ihrer Arbeitsschwerpunkte Designdienst- leistungen, EMV-Bauelemente und -Prüfdienste in idealer Weise mit Vortragsbeiträgen, die einen umfassenden Überblick über die gesamte EMV-Thematik gaben.

Die praktisch sehr relevante Frage, ob bei im Rahmen der Gewährleistung erfolgter Nachlieferung oder Nachbesserung nach Lieferung eines mangelhaften Produkts eine neue Verjährungsfrist für die Gewährleistungsansprüche in Gang gesetzt wird oder die ursprüngliche Frist weiterläuft, ist auch durch die Schuldrechtsreform?2002 nicht hinreichend beantwortet worden. Mit dieser Problematik – der den Herstellern unter Umständen drohenden so genannten „Kettengewähr- leistung" – und den optimalen Reaktionsmöglichkeiten hierauf setzt sich dieser Beitrag auseinander.

Mit knapp 250 Teilnehmern, einer neuen Rekordzahl, war die CICMT, die vom 21.-24.April 2008 erstmals in München stattgefunden hat, ein voller Erfolg. Die hochkarätige Veranstaltung ist gemeinsam von IMAPS Deutschland und der Deutschen Keramischen Gesellschaft (DKG) zusammen mit IMAPS North America und AcerS organisiert worden. Nachfolgend wird nur über die Keynote-Vorträge und die Ausstellung berichtet, an der sich über 30 Firmen beteiligten.

Über alle, der insgesamt fast 70 Vorträge, die überwiegend in parallelen Sitzungen präsentiert wurden, zu berichten, würde den Rahmen der PLUS sprengen. Um aber ein Beispiel für die durchweg hohe Qualität der Vorträge zu geben, wird in diesem Heft auf Seite 1457 ein Fachaufsatz von Peter Uhlig publiziert, der weitgehendst auf seinem Vortragsmanuskript basiert. Der Fachaufsatz ist wie alle Beiträge dieser internationalen Konferenz in Englisch. Neben Beiträgen zu aktuellen Themen beschäftigten sich einige Beiträge mit Zukunftstechnologien.

Leiterplatten in ihren heutigen Ausprägungen sind technisch höchst anspruchsvolle filigrane und multi- funktionale Gebilde. Ihre primäre Funktion der Verdrahtung von aktiven und passiven elektronischen Bauteilen wurde im Laufe der Zeit durch vielfältige Anforderungen erweitert: optimale EMV-Schirmung, gute Wärmeverteilung, impedanzangepasste Signalführung, thermisch angepasste Längenausdehnung, mechanische Stabilität, Temperaturbeständigkeit und umweltgerechten Materialeinsatz. Nicht die einzel- nen Anforderungen, sondern deren Mannigfaltigkeit legen die Grenzen der Machbarkeit fest. Aus einfachen Leiterplatten sind im Laufe der Jahrzehnte komplexe Multilayer höchster Packungsdichte mit Feinstleiterzügen bis zu 50?µm, lasergebohrten Microvias und komplexen Aufbautechniken mit ver- schiedenen Materialien und Oberflächen entstanden. Neue Basismaterialien mit verbesserten HF-Eigenschaften oder mit Zumischung anorganischer Füller zur thermomechanischen Anpassung an Bauelemente finden vermehrt Anwendung – auch im Materialmix mit Standard-FR4. Im Forschungsstadium befinden sich neue Materialien, die ihre besonderen Fähigkeiten durch Zumischung von nanoskaligen Partikeln zur Harz- matrix erhalten werden. Auch ist die Integration optischer Lagen in die Leiterplatte noch auf einem nicht absehbar langen Entwicklungsweg.

Auf der Jahrespressekonferenz des VdL im ZVEI stellte Dr. Wolfgang Bochtler, Vorsitzender des Verbandes der Leiterplattenindustrie, die Marktzahlen der Leiterplattenindustrie für 2006 vor. Der Weltmarkt für Leiterplatten wuchs 2006 über 11 %. Deutsche Hersteller konnten innerhalb Europas Produktionsanteile gewinnen. Für 2007 wird ein langsameres Wachstum erwartet.

CD-ROMs mit Vorträgen des Festkolloquiums „10 Jahre Fachabteilung Bestückung"
und der Fachtagung Bad Homburg 2007

Neuer Vorsitzender der Marktkommission Schalter und Geräteschutzsicherungen

Referat im VdL-/ZVEI-Arbeitskreis Fertigungstechnologie Leiterplatten: „Inkjet Technology for Industrial Application“

Arbeitskreis Energieeffizienz verstärkt die Technische Kommission des Fachverbandes Electronic Components and Systems

ZVEI Arbeitskreis Managementsysteme

Call for Presentations: Automobilelektronik in Indien

ZVEI TECHLETTER 2/2007 erschienen

Was heute von Elektroingenieuren verlangt wird

Eurokurs belastet Halbleitermarkt in Deutschland immer deutlicher

EU-Kommission zeigt Engagement und führt Umweltmanagementsystem nach EMAS ein

Die 7.?internationale MID-Konferenz fand am 27. und 28. September 2006 in Fürth statt. Die als Forum für den Informationsaustausch zwischen Instituten und Industrie auf dem Gebiet räumlich integrierter Schaltungsträger konzipierte Veranstaltung verzeichnete über 250 Teilnehmer aus 16 Nationen. Zahlreiche neue Produktentwicklungen zeigen, dass sich die Technologie der mechatronisch integrierten Baugruppen nun etabliert hat.

Neue Recyclingstrategien gefragt

Wichtigste Fraktionen des heute anfallenden Schrotts aus Elektro- und Elektronikgeräten sind Metalle und Glas sowie Kunststoffe. Erstere lassen sich relativ leicht abtrennen und wiederverwerten, ihr Erlös liefert einen wichtigen Beitrag zur Deckung der anfallenden Kosten. Der deutlich höhere Kunststoffan- teil künftiger Gerätegenerationen wird die Situation jedoch nachhaltig ändern und zwingt zur Suche nach besseren Recyclingpfaden für Kunststoffe.

Sehr geehrte Partner des FED und Leser der PLUS, liebe Mitglieder, ...

FED-Veranstaltungskalender

Aus dem Verbandsleben

Die FED-Geschäftsstelle teilt mit

Kurz notiert

Fachliteratur

IMAPS Frankreich Versaille/Paris

Noch zu haben: Proceedings

Internet-Auftritt von IMAPS Deutschland

Kontakte und Adressen des IMAPS-Vorstandes

Beim Verfolgen der Null-Fehler- und Null-Nacharbeit-Ziele werden bei Leiterplatten zwei Formen der Optimierung benötigt: erstens eine reine und antistatische Leiterplatte und zweitens ein voll optimiertes Druckverfahren. Bei einem verfahrensinternen Reinigungssystem sind dabei einige Aspekte zu beachten.

Elektronische Geräte sind ein wesentlicher Bestandteil unseres heutigen Alltags, ein Trend, der sich in Zukunft mit der Wearable-Technologie, fahrerlosen Autos und dem Internet der Dinge (IdD) fortsetzen soll. Das bedeutet zukünftig unglaublich viele bestückte Leiterplatten. Für eine Produktion dieser Größenordnung sind die herkömmlichen wirtschaftlichen Voraussetzungen und Entwicklungen erforderlich – niedrigere Kosten, höhere Qualität und schnellere Lieferung. Wenn man dann noch als Notwendigkeit geringere Umweltauswirkungen hinzufügt, dann ist ,Abfall‘ im weitesten Sinn ein wichtiges Thema.

Die Miniaturisierung der Mikroelektronik schreitet rasant voran. Dies bedingt bereits heute den Ein- satz von Bauelementen mit Rastermaßen kleiner 400 µm. Auch der steigende Einsatz von 0201-Bauformen verlangt feinste Strukturen im Lotpastendruck. Gleichzeitig drängt die Umstellung auf bleifreie Lotlegierungen und Substratoberflächen. In diesem Artikel werden die Einflüsse von Legierung, Druckparameter, Druckgeometrien sowie Löt- stopplack und Metallisierung hinsichtlich Robustheit und übertragenem Lotpastenvolumens aufgezeigt und gegenübergestellt. // 

The miniaturisation trend in microelectronics con- tinues unabated. As a result, components in use today have a grid-size less than 400 ?m. Another factor is the increasing use of 0201-type assembly formats, which calls for the use of the very finest detail patterning in solder screenprinting. Over and above these trends comes the demand that lead- free solder alloys and solderable surfaces be used. The article explores the effects of solder alloy composition, printing parameters and print geometries, as well as solder mask materials and metallisation procedures, in terms of the robustness and the amount of solder-paste carried over. Options and interactions are discussed.

Immer höhere Anforderungen an die Packungsdichte und die Komplexität der zu verarbeitenden Bauteile stellen auch in der Fertigung von Klein/Mittelserien sowie Prototypen entsprechendes Prozesswissen und Equipment voraus. Im Gegensatz zu Großfirmen kann dies jedoch selten in eigenen Spezialistengruppen erarbeitet und evaluiert werden.

EKRA bietet neues X5 W300 Wafer Print System an

Mit DeepView scharf in jeder Ebene