Artikelarchiv

Auf der Pressekonferenz des ZVEI-Fachverbandes Electronic Components and Systems am 8. Mai 2006 in München informierte der Vorsitzende des Fachverbandes, Peter Bauer, Infineon Technologies AG, assistiert vom Vorsitzenden der Marktkommission, Wolfgang Hofmann, Freescale Semiconductor GmbH, und Geschäftsführer Christoph Stoppok, ZVEI, über die Marktentwicklungen für elektronische Bauelemente.

Beim diesjährigen JUKI-Technologieforum waren Bleifrei-Lösungen für die Praxis ein zentrales Forums- thema. Am 26. April 2006 lud der Bestückungsautomatenhersteller nunmehr zum 2. Male seine Kunden zu Vorträgen anerkannter Fachleute und einem Erfahrungsaustausch in die Räumlichkeiten des ZAVT in Lippstadt ein. Gut 40 Teilnehmer nahmen das Informationsangebot gerne in Anspruch.

Nach der Begrüßung des Auditoriums durch Torsten Schmidt, Geschäftsführer des ZAVT, und Stephan Brandt, Gebietsverkaufsleiter Nord bei JUKI Auto- mation Systems, informierte Dr. Hans Bell, rehm Anlagenbau GmbH, als erster Referent in seinem Vortrag Reflowlötverfahren im Vergleich über die Unterschiede zwischen Konvektion und Konden- sation.

Am 4./5. April 2006 veranstaltete die REPOTECH GmbH, Radolfzell, in Zusammenarbeit mit der Oerlikon Contraves AG, Zürich, Schweiz, und anderen Firmen die 3. SWISSTRONICA. Neben Informationen zur Bleifrei-Technik wurden auch Möglichkeiten vorgestellt, wie andere aktuelle Probleme gelöst werden können.

Die von Reinhard Pollak, REPOTECH GmbH, Radolfzell, moderierte Veranstaltung aus Vorträgen und einer Ausstellung bot wiederum eine gute Gelegenheit, sich zu informieren und mit Fach-Kollegen auszutauschen. Die Teilnehmer kamen vorwiegend aus der Schweiz und aus Süddeutschland. Neben der REPOTECH GmbH und der Oerlikon Contraves AG beteiligten sich die Firmen abp, Christian Koenen, EKRA, Heraeus, Kirron, Konrad, Mimot, Pink, Phoenix Contact, Dr. O. K. Wack, Rohwedder-Pematech, Tecona, Schnaidt, Viscom und Vliesstoff Kasper sowie die Eidgenössische Mate- rialprüfanstalt (EMPA) und der Schweizerische Verein für Umweltsimulation (SVU) als Aussteller.

Rund um das Thema Reinigen ging es vom 3. bis 4. Mai bei einer zweitägigen Fachveranstaltung, zu der smartTec, Langen, eingeladen hatte. Man hatte hierzu in Zestron einen kompetenten Kooperationspartner und konnte in deren Räumen zahlreiche Interessenten zu den Fachvorträgen und Vorführungen begrüßen.

Kompetenz3 – Das Systemhaus straschu informierte in Dortmund

Am 4. Mai 2006 lud die straschu Holding GmbH aus Stuhr bei Bremen zu einem Technologieforum in das Technologie-Zentrum Dortmund ein und informierte über die neuesten Erkenntnisse und Erfahrungen rund um den bleifreien Lötprozess. Olaf Pannenborg begrüßte zur Eröffnung der Veranstaltung die 35 angereisten Teilnehmer, denen sechs interessante Vorträge und eine kleine Ausstellung geboten wurde.

Ein Rechenmodell wird vorgestellt, das Entscheidungshilfen für die Fertigung von elektronischen Kom- ponenten in Deutschland bzw. Asien gibt. Der Vergleich zeigt, dass die deutschen Dienstleister weiter- hin gute Wettbewerbschancen haben bei High mix/Low volume-Produkten, bei allen Produkten mit einem nur geringen Wertschöpfungs-Anteil ( 20 %), bei Produkten mit hohem Technologie-Niveau, hoher Flexi- bilität und großem Betreuungsaufwand und wenn sie in der Lage sind, weitere Kostensenkungen zu reali- sieren. Die Entwickler und Technologen hierzulande sind gefordert, die Produkte standortgerecht zu entwickeln, in dem sie den Wertschöpfungs-Anteil durch Anwendung von automatisch arbeitenden Maschinen reduzieren und entsprechend neue Aufbau- und Verbindungstechniken anwenden. Die wertschöpfungsintensiven Komponenten können dann im Sinne der globalen Arbeitsteilung aus Niedriglohnländern bezogen werden. So können die Kernkompetenzen, das Know-how und die finale Montage in Deutschland verbleiben.

Vom 4. bis 6. April 2006 veranstaltete die Semiconductor Equipment and Materials International Orga- nisation (SEMI), die dieses Jahr ihren 30.?Gründungstag feiert, in München ihre jährliche europäische Messe und Konferenz. Neben dem bleifreien bzw. RoHS-konformen Packaging waren auch die aktuellen Themen Photovoltaik und Nanotechnik besondere Schwerpunkte.

Zum umfangreichen Rahmenprogramm gehörten das Internationale MEMS/MST Industrie Forum, das 10. Fab Manager Forum, die 8.?European Manufacturing Test Conference, die Advanced Packaging Conference und die Nanoelectronics Conference sowie mehr als 30 Meetings im benachbarten ICM. Auch das European Lead-free Soldering Network (ELFNET) nutzte die Gelegenheit für Sitzungen und präsentierte in Halle A3 Vorträge zu seiner Arbeit.

Mitgliederversammlung 2006 des Fachverbandes Electronic Components and Systems spiegelt positive Stimmung der Branche wieder

Abschlussbericht der VdL/ZVEI-Arbeitsgruppe Zyklenfähigkeit/TW-Test von Leiterplatten verfügbar

Qualifizierte Mitarbeiter sichern den Unternehmenserfolg

Jetzt anmelden: electronicAsia 2006 in Hongkong

Neuauflage der Imagebroschüre Steckverbinder

Neues aus dem AK EPD

CARTS-Europe Konferenz 2006 in Bad Homburg

EMS – Electronic Manufacturing Services im ZVEI

Kurzbericht aus dem Ad-hoc-Arbeitskreis „Produktorientierte Teststrategien für Elektronische Baugruppen“

Neue Arbeitsschwerpunkte des Arbeitskreises Umwelt und Verpackung

RoHS-Anhang geändert – ergänzende Ausnahmen zu Blei – und ZVEI-Handlungshilfe aktualisiert

Halbleitermarkt in Deutschland stagniert im April 2006

Termine Fachverband

ZVEI-Services GmbH – Aktuelle Seminartermine 2006

Vom 22 bis 24. März 2006 fand die CPCA 2006 Show in Shanghai statt, kurz nach dem Chinesischen Neujahr. Diese Ausstellung der China Printed Circuit Association wird in China als Stimmungsbarometer angesehen. Leiterplattenhersteller informieren sich über neue Angebote bei Maschinen und Anlagen sowie über neue Materialien und Fertigungsmethoden, die hier vorgestellt werden. 2005 war die Stimmung auf der CPCA-Ausstellung sehr verhalten – wenig Aufträge und wenig positive Signale. In diesem Jahr war die Stimmung jedoch sehr positiv. Über 450 Aussteller zeigten ihre Produkte. Mehr als 30 000 Besucher wurden registriert.

Umwelttechnologien in der Leiterplattenindustrie in China

Chemisch Silber hat im Vergleich zu HASL mehrer Vorteile. Im Vergleich zu anderen Alternativen hat es den Vorteil, dass die Lötparameter gegenüber HAL nur wenig geändert werden müssen.

Chemisch Zinn ist eine Alternativ-Oberfläche zu HAL, die die Leiterplatten schont und alle Lötanforderungen bestens erfüllt. ggp-peters hat eine Horizontal-Anlage in Betrieb genommen, da diese gegenüber Vertikal-Anlagen verschiedene Vorteile besitzt.

Trotz der Zerstörung erheblicher Fertigungskapazitäten und der Marktschwäche in den ersten Monaten des Geschäftsjahres 2005 hat die Schweizer Electronic AG – nach einem negativen Ergebnis im Vorjahr – ein positives Betriebsergebnis erzielt. Aus den brandbedingten Sachschäden resultieren keine Auswirkun- gen auf den Jahresüberschuss in Höhe von 0,3 Mio. €. Durch eine Verschiebung des Portfolios zu höher- wertigen Produkten konnten die durchschnittlichen Erlöse für den Produktionsausstoß erhöht werden. Mit einer auch nach dem Brand unveränderten Strategie der Konzentration auf innovative kundenspezifische Produkte sieht sich das Unternehmen in einer guten Ausgangsposition für die kommenden Jahre.

Das Preiskarussell beschleunigt sich

Den Letzten beißen die Hunde

Es ist noch gar nicht so lange her, dass FR4 für 13 – 15 €/m2 zu haben war und 18 µm Kupferfolie für Großabnehmer um die 7 €/kg kostete. Zwischenzeitlich hat sich das Preiskarussell beschleunigt und dafür gibt es eine Anzahl Gründe. Die großen Schlüsselmärkte in Asien boomen weiterhin. Der Mobiltelefonsektor hat im 1. Quartal 2006 gegenüber 2005 um satte 26,1 % auf 220 Millionen Geräte zugelegt. Die Prognose für 2006 lautet nun ca. 930 Millionen Mobiltelefone, welches ein Plus von ca. 14 % gegenüber dem letzten Jahr mit 817 Millionen Stück bedeuten würde. Auch der Markt von PCs bleibt ein Wachstumsmotor für asiatische Hersteller. 11,5 % betrug das Wachstum 2005, auch getragen durch den steigenden Bedarf in Drittweltländern. Mit 13 % wuchs die Nachfrage im 1. Quartal 2006 weiter, wobei der Trend zu Mobilen PCs zulasten von Desktops sich weiter verstärkt (Abb. 1).

Neue Verbandsmitglieder

FED-Veranstaltungskalender

Aus dem Verbandsleben

Die FED-Geschäftsstelle informiert

Kurz notiert

Fachliteratur

IPC-Richtlinien

Die neue Routing-Technologie XtremeAR von Mentor Graphics reduziert die Auto-Routing-Zeiten großer Leiterplatten von Tagen auf Stunden

Neuer CAD-Praxiskurs des FED

Für die Entwicklung optimaler Designs muss der Designer wissen, wie sein Produkt gefertigt und später genutzt wird und welche Randbedingungen sich daraus für seine Arbeit ergeben. Aber genauso wichtig ist es, dass er in seiner konkreten Designarbeit systematisch und effektiv vorgeht und diese Randbedingungen in der Arbeit mit seinem CAD-System in der richtigen Reihenfolge einfließen lässt. Dieses ist Gegenstand des neuen CAD-Praxiskurses.

Vern Solberg, Beratender Ingenieur mit Spezialisierung auf hochdichte Oberflächenmontage-Baugruppen und 3D-IC-Packaging, hat in der US-Zeitschrift „Surface Mount Technology" April 2006 kurz Stellung zur Bleiablösung mit Sicht auf die amerikanischen Designer bezogen. Nachfolgend wesentliche Auszüge aus dem Artikel. Vern Solberg ist stark im IPC engagiert.

Designer stellen oft die Frage, welchen Einfluss bleifreie Lötprozesses auf solche Land Pattern-Geometrien von SMT-Bauteilen haben, die für bereits existierende und zukünftige Boarddesigns ausgelegt sind. Generell kann man sagen, dass für den Übergang auf bleifreie Lote keine Modifikationen des Leiterplattendesigns und der Anschlussflächen erforderlich sind, wenn der Bestückungsprozess mit bleihaltigen Loten bereits zufrieden stellende Ergebnisse zeigte. Deshalb ist lediglich zu empfehlen, dass der Designer und der Bestückungsspezialist die Land Pattern-Bibliothek gelegentlich überarbeiten. Viele haben beobachtet, dass bleifreie SAC-Lote (SnAgCu) im Vergleich zu eutektischen Pb-Sn-Loten unterschiedliche Benetzungseigenschaften und anderes Kapillarverhalten aufweisen. SAC-Lote weisen in flüssigem Zustand nicht dasselbe Fluss- oder Migrations- verhalten auf den Anschlussflächen der Leiterplatte und unter Bauteilanschlüssen auf wie Pb-Sn-Lote. Vielen ist auch bekannt, dass das von den bleihaltigen Loten her gewohnte Selbstzentrierungs- und Selbstjus- tierungsphänomen kleiner Bauteile und BGA bei blei- freien Loten nicht auftritt. Weil aber das flüssige Lot auf der Anschlussfläche verbleibt, ist andererseits nur minimale Brückenbildung zwischen eng gelegenen Anschlüssen oder in benachbarte Durchgangsvias zu befürchten.

Cadence setzt Strategie der Produktsegmentierung bei der Allegro Silicon-Package-Board Plattform fort

Mehr Produktivität durch schnellen und problemlosen Zugriff auf Designdaten

Diese Frage beleuchteten die Autoren in einem Workshop während der FED-Konferenz 2005 in Fulda. Es handelt sich um eines der vielen Themen, die in der gemeinsamen Projektgruppe „Design" des FED und des VdL behandelt werden. Der Thematik kann man eine gewisse Brisanz nicht absprechen. Sie soll deshalb hier einem größeren Kreis von Fachleuten dargelegt werden.

Netzlistenvergleich – kein wesentlicher Aufwand

Netzlisten beschreiben elektrische Charakteristika einer Leiterplatte. Der Designer baut sie beim Stromlaufplan auf, ebenso bei Veränderungen im Layout (z.B. beim Pin/Gate-Tausch oder bei Namensänderungen), sowie durch Hinzufügen von Varianten oder durch Reuse-Blöcke. Dies geschieht je nach verwendetem CAE-System meist automatisch im Hintergrund. Beim späteren Postprocessing werden neben anderen Informationen auch die Netlist Files generiert, sei es im Format IPC-D-356, in ODB++ oder als Neutral File. Der CAM-Operator beim Leiterplattenhersteller liest dann die Netlist Files zusammen mit den übri- gen beim CAD-Postprocessing entstandenen Dateien ein. Er hat somit die Chance eines „Netlist Compare“ (Netzlistenvergleich), der wie folgt funktioniert:

Neue Firma LXinstruments seit 1. April 2006 aktiv

Reibungsloser Führungswechsel bei SEHO

Kuttig in neuem Gebäude

RHe Microsystems feiert 15-jähriges Bestehen

Aus JUMA wurde JUMATECH

Dr. Maiwald erfolgreichster Unternehmer Sachsens 2006

Positive Quartalsbilanz bei MARTIN

Farnell InOne bietet neuen Re-Reeling-Service

HARTING als weltweit erstes Unternehmen nach IRIS zertifiziert

Balver Zinn hat Marktposition international ausgebaut

Neuer Marketingleiter bei ElectronicNetwork (EN)

HARTING Mitronics gewinnt Hermes Award

Vorstand der Fraunhofer-Gesellschaft mit neuer Struktur

Hover-Davis bildet neue Direct Products Division

Vishay vor erneutem Boom

VDE verstärkt strategische Partnerschaft mit China

Valor übernimmt TraceXpert

SICK geht erfolgreich ins Jubiläumsjahr

Zuken hat CIM-Team übernommen

Router Solutions und Sony TiMMS kooperieren

Neuer Metrology-Manager Central Europe

Mit dem Fortschritt in der CMOS-Technologie steigt auch der Bedarf an Bandbreite in der Tele- und Datenkommunikation. Die heute übliche Technik der Datenübertragung über hochfrequente elektrische Verbindungen stößt dabei langsam an ihre Grenzen. Der Aufwand zur Sicherung der Signalintegrität und für EMV-Maßnahmen ist immens. Seit Mitte der neunziger Jahre gibt es daher Überlegungen, High-Speed-Signale auf der Leiterplatte oder von Board zu Board optisch, anstatt wie bisher elektrisch, zu übertragen. Sowohl die Verlegung optischer Wellenleiter auf der Leiterplatten- oberfläche (Overlaytechnik) als auch die Integration von Wellenleitern in die Leiterplatte (Inlaytechnik) wird weltweit untersucht.

Das Informationsmaterial über die Auswirkungen der neuen China-RoHS ist spärlich. Das US-amerikanische Markt- forschungsunternehmen AMR Research Inc., Boston, Mass., hat einen Artikel veröffentlicht, der sich mit der Situation befasst, die westliche Importfirmen in China erwartet. Nachfolgend Auszüge aus dem Artikel.

Termine

DVS-Merkblätter zur Mikroverbindungstechnik

Die UV-Techonologie bietet sich an, wenn schnellste Prozesse und emissionsarme Beschichtungen gefor- dert werden. Für eine sichere UV-Härtung sind bestimmte Prozesskontrollen unabdingbar. Einige Eigenarten der UV-Härtung werden beschrieben und Hinweise zur Prozesskontrolle gegeben. Der grundsätzliche Nachteil der UV-Beschichtungsprozesse ist der, dass in Schattenbereichen keine Härtung stattfinden kann. Hier muss man auf so genannte sekundäre Härtungsmechanismen ausweichen. Eine Möglichkeit der Schattenhärtung bietet hier das TWIN-CURE®-Prinzip, die sekundäre Härtung mit Luftfeuchte. // 

UV technology becomes attractive when rapid processing and low-emission coatings are sought. For assured UV-curing, certain process controls are essential. Some unique features of the UV pro- cess are described, and a guide to process control is given. One main drawback of the UV cure process is that it is line-of-sight and curing will not occur in any shadowed areas. In such instances, one must resort to alternative procedures, using so-called secondary curing methods. One option in such cases is offered by the TWIN-CURE principle which achieves secondary curing using humid air.