Artikelarchiv

Gemeinsam mit der Saarland Universität hat Atotech einen neuen Prozess zur Selbstreparatur von beschädigten Bauteilen in der Leiterplattenproduktion entwickelt. An der Entwicklung dieses neuen, zum Patent angemeldeten Prozesses waren der Leiter der  Saarbrückener Forschungsabteilung, Herr Professor Mücklich und das Projektteam von Atotech Deutschland GmbH in Feucht beteiligt.

Am Forschungsinstitut Edelmetalle & Metallchemie (fem) in Schwäbisch Gmünd wurde am 18. Oktober 2012 das Seminar ‚Bond- und lötfähige Edelmetallschichten auf Leiterplatten und Keramiksubstraten - stromlos abgeschieden‘ veranstaltet. Es ist im Rahmen des Zentrums für Oberflächentechnik Schwäbisch Gmünd e. V. (Z.O.G.) von der Umicore Galvanotechnik GmbH organisiert worden. Neben einem Überblick über die funktionellen Endoberflächen und Technologien wurden Hinweise zur Herstellung und Charakterisierung von Bond- und Lötoberflächen gegeben.

Starr-flexible Leiterplatten sind sehr vielseitig in ihren Anwendungsmöglichkeiten und bieten eine hohe Sicherheit in der elektrischen Verbindung von mehreren starren Baugruppen. Dabei müssen sie gar nicht teuer sein.

Die asiatische Leiterplattenindustrie hat mittlerweile einen Marktanteil von etwa 90 % der global gefertigten Leiterplatten erreicht. Mit diesem Statement eröffnete John Mitchell, Präsident und CEO des IPCs seinen Einführungsvortrag auf der Internationalen Konferenz anlässlich der Ausstellung der Hongkong Printed Circuit Association (HKPCA), in Shenzhen, Süd-China. Hieraus ergibt sich die Frage, was ist aus der Technologie in Europa und den USA geworden? Der Besuch auf der Ausstellung in Shenzhen, die vom 28. bis zum 30. November 2012 stattfand, sollte hierauf eine Antwort geben.

Der japanische Konzern Toshiba ist dabei, sich verstärkt im Energiesektor zu etablieren, um sichere Einnahmequellen zu haben. Er soll eine Schlüsselfunktion übernehmen. Denn solche Sparten wie Halbleiter und Elektronikgeräte erweisen sich immer wieder als Unsicherheitsfaktor für das Geschäftsergebnis. Man braucht einen Ausgleich. Im Energiesektor wird das bereits seit langem aktiv betriebene Geschäft zu Kernkraftwerken durch neue Vorhaben bei erneuerbaren Energien ergänzt. So will man mit mehreren Standbeinen vom weltweiten Anstieg des Energiebedarfes und vom in Japan beschlossenen Atomausstieg stabil profitieren.

Die Zukunft der Computertechnologie liegt nicht allein in Smartphones oder Tablets, sondern auch in ganz spezifischen Produkten, die für sehr individuelle Aufgabenstellungen entwickelt werden. Auf Basis dieser grundlegenden Annahme haben Forscher von Motorola Solutions, dem Geschäftskunden-Ableger des gleichnamigen Handyherstellers, einen neuartigen Rechner vorgestellt, der vom Anwender ganz einfach wie ein Helm auf dem Kopf getragen werden kann [1].

Ein für Head-up-Displays vorgesehener 8-Bit-RGB-Lasertreiber sorgt gegenüber LED-bestückten Picoprojektoren für eine Reduktion der Stromaufnahme, niedrigere Kosten und kleinere Abmessungen

Bei A/D-Wandlern findet derzeit eine Migration von parallelen LVDS- und CMOS-Digitalschnittstellen hin zu seriellen Schnittstellen statt. Die internationale Normungsorganisation JEDEC entwickelte dazu den JESD204-Schnittstellenstandard. Die Industrie bietet inzwischen schon Produkte für die seit 2011 aktuelle Version B von JESD204 an.

Eine neue 32-Bit-Mikrocontroller-Familie XMC1000, die den Cortex-M0-Prozessor von ARM verwendet, bietet Infineon nun zu 8-Bit-Preisen. Der Hersteller soll dabei der weltweit erste Halbleiteranbieter sein, dem das ohne Verzicht auf leistungsfähige Peripherie gelingt.

IPC-2581 ist ein unabhängig entwickeltes und verwaltetes Format zur Ausgabe von Fertigungs- und Testdaten. IPC-2581 spezifiziert das XML-Format, mit dem sich detaillierte Informationen zu unbestückten Leiterplatten und Leiterplattenbaugruppen zur Steuerung, Fertigung, Bestückung und Prüfanforderungen beschreiben lassen.

In dieser Arbeit wird die zerstörungsfreie Rissprüfung an Leiterplatten-Vias mittels induktiv angeregter lock-in-Thermografie untersucht. Die Anregung der Prüfobjekte erfolgt dabei mit planaren Mikrospulen. Die Beobachtung der Temperaturverteilung im Prüf-objekt mittels Infrarotkamera erlaubt Rückschlüsse auf mögliche Defekte. Zur Optimierung der Anregungsparameter und der Spulengeometrie wird ein FE-Modell genutzt. In die Betrachtungen fließen auch Fertigungsgrenzen und Kühlmöglichkeiten für die Spule ein. Zur Validierung der Simulationen werden Demonstratoren gefertigt und in Testmessungen erprobt. Die Untersuchungsergebnisse ermöglichen einen Ausblick auf die Praxistauglichkeit dieser Technik für die Prüfung von Leiterplatten-Vias sowie weiteren elektrischen Verbindungsstellen in der Aufbau- und Verbindungstechnik.

Described here, is a non-destructive method for crack testing of printed circuit board vias using inductively excited lock-in thermography. The excitation of the test object is carried out by using a plain micro-coil. Observation of temperature distribution profiles in the test object by an infrared camera provides inferences on possible defects. To optimise the excitation process and coil geometry, Finite Element analysis was used. Manufacturing limitations and cooling possibilities of the coils have also been taken into consideration. To validate the simulations, special test pieces were constructed and tested in corresponding measurements confirming the simulations. The results of this study can give an outlook for the practicability of this technique for testing of printed circuit board as well as other electrical interconnection types.

Mit dem fünften Beitrag wird die in der Plus-Ausgabe 5/2012 begonnene Artikelserie zum Thema Leiterplattenkonstruktion fortgesetzt. Der erste Artikel (Seite 1028 bis 1031) setzte sich mit dem Aspekt Ratio für Bohrungen auseinander. Der zweite Beitrag in Plus 7/2012 (Seite 1518 bis 1528) hatte Vias und Bohrungen für THT-Bauteile zum Inhalt. Die dritte Abhandlung in Plus 9/2012 (Seite 1967 bis 1980) befasste sich mit Toleranzräumen von Bohrungen in Leiterplatten. Die vierte Veröffentlichung in Plus 11/2012 (Seite 2379 bis 2386) drehte sich um Isolationspads auf Powerplanes. Die nun fünfte Folge behandelt definierte Rückströme auf Powerplanes.

Das Staunen über die zunehmende Leistungsfähigkeit elektronischer Geräte bei schrumpfenden Gerätegrößen nimmt kein Ende. Hinter diesem Prozess steht harte Arbeit, beispielsweise im japanischen Konzern Rohm. Die Ingenieure dort bescheren der Fachwelt immer neue, noch effizientere Bauteillösungen im passiven und aktiven Sektor. Der nachfolgende Bericht will einen kleinen Einblick in die Tätigkeit von Rohm geben.

ORCAD Capture und P-Spice von Cadence werden noch leistungsfähiger und erhalten mit TCL eine neue Script-Sprache. Damit lassen sich individuell Designeingaben und Simulationen anpassen und steuern. Durch die neue Multicore- und 64-bit-Technologie werden die Simulationen in P-Spice nochmals erheblich beschleunigt. Allegro 16.6 zeichnet sich durch bedeutende Produktivitätsverbesserungen aus und lässt sich in Microsoft Share Point integrieren. Damit bietet die Software eine einzigartige Umgebung zur Zusammenarbeit, Produktentwicklung und Kontrolle an.