Die Wirtschaftswissenschaften beschreiben den Schweinezyklus als periodische Schwankungen von Angebotsmenge und Marktpreis. Ist ein Produkt knapp und damit der Preis attraktiv steigen viele ein und wollen mitverdienen. Beim Beispiel Schweinefleisch werden viele Ställe erweitert und mehr neue Schweine aufgezogen. Wenn diese geballt auf den Markt kommen, beginnt der Marktpreis wieder zu sinken. Nur die als erste eingestiegen sind und auch den Ausstieg geplant haben, verdienen kräftig – bevor der ruinöse Preiskampf von vorne beginnt.
Auch der Halbleitermarkt ist äußerst zyklisch. KI und HPC (High Performance Computing) sowie neuerdings wieder Smartphones treiben ebenso die Nachfrage für Halbleiter wie der Wunsch nach De-Risking gegenüber China. Andererseits sind mehr als 40 neue Halbleiterwerke im Bau, die zwischen 2025 - 2028 in Produktion gehen. Verkompliziert wird die Lage durch den Konflikt USA – China, sowie die Konflikte in Nahost und der Ukraine.
Nach Markteinbruch 2023 soll 2025 Erholung folgen
Der stagnierende Umsatz bei Smartphones, PCs und Tablets sorgte 2023 für den Markteinbruch. Dadurch sind die weltweiten Lieferungen von Silicium-Wafern 2023 deutlich um -14,3 % geschrumpft (Abb. 1). Auch in diesem Jahr wird sie voraussichtlich um weitere -2 % auf 12.174 Mio. sqi (MSI) zurückgehen. Erst 2025 erwartet SEMI einen starke Erholungsphase von 10 % auf 13.328 MSI. Die in den neuen Chipwerken in den USA, Japan und Europa installierten Kapazitäten werden ab 2025 in den Markt laufen und verstärkt ab 2026/2027.
Abb.1: Weltweite Wafer-Lieferungen in Mio. sqi (MSI) 2022 – 2027 Prognose (Daten: SEMI 10/25)
Abb. 2: Verhältnis Chip Die Fläche versus Strukturbreite und Technologie, normiert auf 55 nm Halbleiter (Daten: Semi)
Leistungssteigerung durch kleinere Strukturbreiten
Wenn der Technologieknoten von 55 nm auf 3 nm schrumpft, nehmen sowohl die Chipgröße als auch der Stromverbrauch deutlich ab. So sind beispielsweise bei 55 nm die Chipgröße und der Stromverbrauch am höchsten (normalisiert auf 1), während bei 3 nm die Chipgröße auf 0,026 und der Stromverbrauch auf 0,015 sinkt (Abb. 2/3)
Dies zeigt die Effizienzgewinne, die mit fortgeschrittenen Fertigungsknoten erzielt werden, da weiterentwickelte Prozesse kompaktere, stromsparende Chipdesigns ermöglichen, die für moderne Anwendungen wie AI, HPC oder Smartphones entscheidend sind.
TSMC, die weltweit größte Chip-Foundry, hat ein exzellentes drittes Geschäftsquartal mit über 30% Wachstum vs. Vorjahr abgeschlossen (Abb. 4). Treiber waren IoT mit +35 %, der wiedererwachte Smartphone Markt mit +16 % und HPC mit +11 %. High Perfomance Computing (HPC) hatte mit 51 % den mit Abstand größten Umsatzanteil im dritten Quartal, gefolgt von Smartphones mit 34 %. Vergleichsweise gering ist der wachstumsstarke IoT-Anteil am Umsatz mit 7% und auch der vergleichsweise wachstumsschwache Automotive Bereich mit 5 % Umsatzanteil.
Abb. 3: Chipgröße gegenüber Gesamtstromverbrauch in verschiedenen Strukturbreiten und Halbleitertechnologien (Daten: Semi)
Abb. 4: Umsatzwachstum nach Branchen bei TSMC 3. Q. 24 vs. 3. Q. 23 (Daten: TSMC)
TSMC-Umsatzschwerpunkt =/< 7 nm
Abb. 5: TSMC-Umsatz nach Branchen im 3. Q. 2024 (Daten: TSMC)Beeindruckend ist bei Foundry-Weltmarktführer TSMC der Anteil der Strukturbreiten am Umsatz. 79 % des Umsatzes wurden im dritten Quartal 2024 mit Strukturbreiten =/< 7 nm erzielt (Abb. 5). Chips mit Strukturbreiten von 7 nm waren mit 17 % beteiligt, der Schwerpunkt mit 32 % waren 5 nm-Chips und bereits 20% wurden im derzeitigen technologischen Spitzenprodukt mit 3 nm erzielt.
Kein Wunder bei einem Foundry-Sales-Preis per Wafer von ca. 25.000 $ bei einer Strukturbreite von 2 nm für das Spitzenprodukt.
Waferpreise steigen ähnlich e-Funktion
Die Grafik zeigt die Waferpreise von TSMC nach Prozessknoten, mit einem klaren Aufwärtstrend, wenn die Knotengröße schrumpft.
Der 90 nm-Knoten kostet 1.650 $ pro Wafer, während der 2 nm-Knoten, der am weitesten fortgeschritten ist, 24.570 $ pro Wafer kostet (Abb. 6). Dies spiegelt die zunehmende Komplexität und die Kosten im Zusammenhang mit fortgeschrittenen Halbleiterknoten wieder, die durch höhere Präzision und fortschrittliche Technologieanforderungen bedingt sind.
Die Preise steigen nach dem 7-nm-Knoten deutlich an, was die Herausforderungen beim Erreichen kleinerer Knotengrößen verdeutlicht, wobei die teuersten Knoten 5 nm, 3 nm und 2 nm sind.
2 nm-Chip: Testproduktion angelaufen
Die Testproduktion von 2 nm-Chips hat lt. TSMC im Baoshan-Werk in Hsinchu im Norden von Taiwan begonnen. Die Massenproduktion von 2 nm Chip soll laut Zeitplan 2025 anlaufen. Aus einem Bericht der ‚Commercial Times' geht hervor, dass sich der Preis für 2 nm-Wafer im Vergleich zu 4/5 nm verdoppeln könnte (Abb. 6)
Während die Ausbeute bei den fortgeschrittenen Strukturbreiten von Intel und Samsung Gerüchten zufolge relativ niedrig ist, spiegelt der steigende Preis für 2 nm-Wafer das Marktmonopol von TSMC sowie deren starke Preissetzungsmacht wider. Allerdings sind die F&E-Investitionen für 2 nm-Chips immens. Sie sollen nach Schätzungen von TrendForce mehr als 4 Mrd. $ betragen.
Abb. 6: Foundry-Waferpreise nach Strukturbreite in $ (Daten: TSMC)
Auf den Punkt gebracht
- Nach dem kräftigen Abschwung der Chipindustrie 2023 mit -14,3% weniger Waferfläche, wird die Waferproduktion auch 2024 laut SEMI noch einmal um -2,4% zurückgehen. Erst für 2025 ist ein Wachstum von 9,5 % prognostiziert.
- Der Entwicklungsfortschritt auf derzeit 3 nm-Strukturen finden sich z. B. im neuen Apple iPhone 16 Pro, in dem der A 18-Chip im Einsatz ist.
- Wachstumstreiber bei der weltgrößten Foundry TSMC in Taiwan ist das IOT Segment mit +35 %, die Smartphones mit +16% und High Performance Computing mit 11 % im Q3-2024 versus Vorjahr.
- Schwerpunkt des Umsatzes sind mit 85 % HPC und Smartphones im Q 3 d. J.
Der Markt für Halbleiter war schon in der Vergangenheit volatil. Erschwert werden Prognosen heute aber auch durch die politischen Eingriffe und Krisen. Der ‚Wirtschaftskrieg' zwischen den USA und China um die Pool-Position in der Welt sind ebenso ein Faktor wie der Ukrainekrieg und der Konflikt in Nah-Ost. Staatliche Investitionsprogramme in hohen zweistelligen Milliardenhöhen schaffen neue Chipkapazitäten aus De-Risking-Gründen – und nicht, weil die Nachfrage explodiert. Die Angst um einen Konflikt zwischen China und Taiwan geht berechtigt um. Was dies für die Versorgung der Weltwirtschaft bedeuten würde, wenn die Taiwaner im Kriegsfall ihre Halbleiterproduktion zerstören, mag man sich nicht ausmalen.
Bleiben wir optimistisch und arbeiten daran, dass unser Land wieder auf die Erfolgsspur zurückfindet.
Es grüßt Sie herzlich
Ihr
Hans-Joachim Friedrichkeit
