Artikelarchiv

Hybrid- und LTCC Schaltungsdesign

Das Moscow Institute of Electronic Technology (MIET) eröffnete in Selenograd, dem ehemaligen sowjetischen und jetzt russischen Halbleiterzentrum 20 km von Moskau entfernt, ein Startup-Zentrum für die russische Elektronikindustrie. Dazu hat das Moskauer Institut Cadence als ausgewählten Anbieter von Design-Technologien selektiert, um MIET bei der Weiterentwicklung der russischen Elektronikindustrie zu unterstützen. Gleichzeitig soll damit auch der Zugang zur weltweiten Industrie für lokale Startup-Unternehmen verbessert werden. Im neuen Projekt IRIS (Inspire the Russian Innovation System) wird ein breites Spektrum von Technologien von Cadence – darunter das VCAD (virtuelles integriertes CAD) Servicemodell und Cadence?Kits – eingesetzt. Mit diesem verstärkten Engagement in Russland setzt Cadence seine bereits vor einiger Zeit in China und Indien begonnenen Aktivitäten fort, sich in Osteuropa und Asien auf brei- tester Ebene fest zu positionieren, indem es in die Ausbildung von Design-Fachleuten an den Hochschulen des Landes bzw. in die Weiterbildung und Spezialisierung von jungen Ingenieuren investiert. Cadence hat dazu ein spezielles University Campus Program entwickelt, dessen Direktor Dennis Schneider dieses sehr aktiv weltweit umsetzt. Cadence hat folgerichtig erkannt, dass es zur Sicherung und Ausweitung seiner weltweiten Firmenposition schon bei der Ausbildung der zukünftigen Designfachleute einsetzen muss. Russland hat nach Meinung von Cadence einen großen Pool talentierter und engagierter junger Leute, die willig und bereit sind, in die Führungs- elite der in Russland tätigen ausländischen Technologie- unternehmen einzusteigen.

Samsung Electronics Co. Ltd. hat die Entwicklung einer Micro-Memory-Card bekannt gegeben, die auf den Abmessungen 12 x 14 x 1,1 mm3 eine Speicherkapazität von 1 GB aufweist. Gleichzeitig soll sie die schnellste Schreib- und Lesegeschwindigkeit haben.

Im Fachjournal EETimes veröffentlichte Richard Goering, Redakteur der Zeitschrift, Ende Januar unter dem o.g. Titel einen kurzen Beitrag, in dem er auf prognostische Aussagen des Marktforschungsunternehmens Gartner Dataquest in deren neuem Marktreport „EDA Market Trends" einging. Zwar war der Artikel verbal und inhaltlich recht einfach abgefasst, jedoch nannte er genau diejenigen Dinge beim Namen, die auch für die Designergemeinschaft in Deutschland wichtig sind. Das kurze Fazit könnte sein: Lernen, lernen, nochmals lernen – oder langfristig „no Chance". Nachfolgend sinngemäße Auszüge.

Aber nicht optimal für Designer

Jedes Jahr im Februar ist Anaheim, Kalifornien, USA, der wichtigste Treffpunkt der US-amerikanischen Elektronikindustrie. Längst ist der kalifornische Frühling auch begehrtes Reiseziel vieler internationaler Firmen, darunter aus Europa und Asien. Das aus den drei Teilen IPC Printed Circuits EXPO, APEX und Designers Summit bestehende sehr komplexe Branchenereignis ist in gewissem Sinne eine Mammutver- anstaltung, die es in dieser Art weltweit wohl nur einmal gibt. Nachfolgend ein erster Bericht, der hauptsächlich das Design im Visier hat.

Nachrichten / Verschiedenes 

Tyco Electronics wird ein eigenständiges, börsennotiertes Unternehmen

Rafi erwirbt Elcoteq

Polytec-Firmengründer verstorben

Geschäftsführungen innerhalb des ElectronicNetwork (EN) erweitert

tpu Testsysteme übernimmt die Geschäfte von variotest

Dürr Ecoclean: Einheitlicher Auftritt weltweit

Neuer Vertriebsleiter bei TECHNOLAM

ProDesign nominiert Eastwell in China als Distributor

Leukert bezieht neue eigene Halle

Internetauftritt von JUMO runderneuert

Neuer Europa-Direktor bei Universal Instruments

FUBA-Insolvenzplan: Rechtskraft bestätigt

ZVEI und PIEK arbeiten zusammen

Neuer Produktbereich und neuer Internetauftritt bei Rutronik

Prüfcenter testwerk weitet seine Kapazitäten aus

Data I/O ernennt Harald Weigelt zum Vice President, Worldwide Sales and Services

Huntsman übernimmt Geschäftsbereich Textile Effects von Ciba

Aufwärtstrend in Europa

F&K Delvotec übergibt Die Bonder-Sparte an Siemens

Berichtigung

Mit einem weltweiten Wachstum von über 8 % beim Elektronik-Equipment, 6 % bei den Leiterplatten und  7 % bei den Halbleitern war 2005 ein gutes Jahr. So schätzte es Walter Custer, Keynote Speaker auf der APEX 2006 in Anaheim, USA, ein. Ein geringeres Wachstum (6,5 %) wird für das Elektronik-Equipment in diesem Jahr erwartet, wobei Westeuropa im Vergleich der Märkte mit 1,4 % fast stagniert, während China mit 18,7 % weiterhin boomt.

Im Wettbewerb der Märkte kann Europa bestehen, wenn verstärkt innovative und umweltfreundliche Technologien gefördert und diese in neuen Produkten umgesetzt wer- den.

Hersteller und Importeure von elektrischen und elektronischen Geräten müssen seit dem 24. November 2005 beim Elektro-Altgeräte-Register (EAR) registriert sein, wenn sie Geräte auf den Markt bringen wollen. Voraussetzung für die Registrierung ist der Nachweis einer Garantie zur Übernahme der Recyclingkosten von Elektro- und Elektronikgeräten. Durch das ZVEI-Angebot kommen die Hersteller und Importeure in den Genuss einer vollen Leistungsgarantie ohne eine individuelle Risikoeinstufung oder Bonitätsprüfung.

Practical orientated hints for the preparation and auditing the RoHS compliance capability in a company are given. //

Praktische Hinweise zur Vorbereitung und Durchführung der Auditierung der Fähigkeiten eines Unternehmens zur Umsetzung der RoHS-Forderungen werden gegeben.

As the industry changes to meet the RoHS deadline of July 2006, components, materials, printed boards and service industries will also change the product and services they supply. If you are going to conduct a technical assessment on your production facility or a contract manufacturer prepare a basic plan to help structure your project. Let us consider some of the basic points and information that should be obtained prior to your audit to help rank potential suppliers. Often only one or two days are spent visiting each supplier and the time can easily be consumed with company presentations, lunch and less important issues etc. Don’t be afraid to set out your own agenda to avoid wasting any time. Time can often be more valuably spent in reviewing material in advance and gaining a valuable insight into your chosen companies. It may also help to reduce the visits you have to do. Any good contractor will be able to supply this information for review. Sales and marketing executives will know the benefit of creating the right feeling of professionalism and technical awareness.

Am 18.Januar 2006 startete am Fraunhofer-Institut für Angewandte Optik und Feinmechanik IOF in Jena das Innovationscluster Jena Optical INnovations JOIN. Ziel von JOIN ist es, Excellenz und Kompetenz in der Optik zu bündeln und damit Forschungsergebnisse schneller in marktfähige Produkte umzusetzen.

Innovation ist das Schlüsselwort, wenn von der Erhaltung des Wirtschaftsstandorts Deutschland innerhalb des globalen Wettbewerbs gesprochen wird. Nur wenn wir besser und schneller sind als die anderen, können wir als Hochlohnland im internationalen Wettbewerb mithalten. In Politik, Wissenschaft und Wirtschaft wird ständig über Strategien und Instrumente nachgedacht, um in Deutschland zweifellos vorhandene Potentiale zielgerichtet zu nutzen und Fördermittel effektiv einzusetzen. In der Umsetzung der Beschlüsse der Bund-Länder-Kommission zum „Pakt für Forschung und Innovation“ hat die Fraunhofer-Gesellschaft nach der Devise „vorhandene Stärken stärken“ sog. Innovationscluster initiiert, in denen Fraunhofer-Institute, Hochschuleinrichtungen und Partner aus der Industrie in einem Netzwerk regional zusammenarbeiten. Nach den Clustern Mechatronischer Maschinenbau in Chemnitz und Digitale Produktion in Stuttgart wurde mit JOIN jetzt das dritte regionale Netzwerk gestartet.

Termine

DVS-Merkblätter zur Mikroverbindungstechnik

Das europäische Forschungszentrum für Nanotechnologie und Nanoelektronik IMEC hat zwei alternative Methoden zur Bestimmung der Qualität des Level-0 „Chip Capping" entwickelt: den Through-hole-Test und die Messung des Gütefaktors von MEMS-Resonatoren. Während die existierenden Verfahren zur Überprüfung der Dichtheit (Hermetizität) von MEMS-Packaging Nachteile zeigen, sind die Ergebnisse der beiden neuen Methoden, die anhand verschiedener Gehäusetypen evaluiert wurden, viel versprechend. Beide Methoden haben sich als nützliche Werkzeuge zur Unterstützung der Gehäuseentwickler bei der Verbesserung ihrer Technologien erwiesen. // 

IMEC, the European Research Centre for Nano- technology & Nano-Electronics, has developed two different methods for assessing the quality of Level-0 “chip-capping”. These are the through-hole test and a measurement of the Quality Factor of MEMs resonators. Whereas the currently used methods for testing sealing integrity (hermeticity) of MEMs packaging show drawbacks, results from the new test methods which were assessed using several types of packaging, are extremely encouraging. Both methods have been shown to be useful tools to support developments in MEMs packaging, thereby improving the technology.

The continuous reduction of circuit dimensions in the hybrid industry has lead to ever increasing power densities. This fact necessitates better cooling methods for hybrid substrates. One needs to have a good idea of the current carrying capacity and thermal capacity of various thick and thin film conductors and ceramic substrates, so that they could be dimensioned to withstand desired amounts of current, and the corresponding cooling arrangements could be built. Selected ceramic substrates and metallizations were experimented with and the results analysed as a part of a student internship at RHe Microsystems GmbH, Radeberg, Germany. // 

Die fortgesetzte Verkleinerung der Schaltkreise in der Hybridindustrie führt zu immer größeren Leis- tungsdichten. Infolgedessen müssen die Kühlme- thoden für Hybridsubstrate verbessert werden. Um die verschiedenen Dick- und Dünnfilmsubstrate und Keramiken für die geplanten Ströme und Kühlaufgaben geeignet dimensionieren zu können, muss man ihre Strombelastbarkeit und Wärmekapazität kennen. Ausgewählte Keramiksubstrate und Metallisierungen wurden im Rahmen von Industriepraktika bei der RHe Microsystems GmbH, Radeberg, untersucht und analysiert.

7. Internationaler Kongress MID 2006

MID (Molded Interconnect Devices) – Kunststoff-Baugruppen der Neuzeit mit besonderen Funktionen im Automobil

Call for Papers

MID-Kalender

Ansprechpartner und Adressen

46. Treffen des Sächsischen Arbeitskreises Elektronik-Technologie

Die geometrische Charakterisierung ist in der Aufbau- und Verbindungstechnik eine wichtige Komponente der zerstörungsfreien Prüfung. Ihre Bedeutung nimmt aufgrund der Trends in der AVT – getrieben von der Nanoelektronik – weiter zu. Der Sächsische Arbeitskreis hatte zur Diskussion dieses Themas zu einem wissenschaftlichen Kolloquium des Instituts für Aufbau- und Verbindungstechnik der Elektronik (IAVT) und des Zentrums für mikrotechnische Produktion (ZµP) eingeladen. Eine Vielzahl von Verfahren und zugehörigem Equipment erfüllt die Anforderungen hinsichtlich Messfeld und Auflösung weitestgehend. Allerdings müssen sich diese Verfahren zukünftig im produktions- und produktspezifischen Umfeld unter Echtzeitbedingungen noch bewähren.

Am 10. und 11. Oktober 2005 trafen sich Experten und Interessenten an der TU München zur IMAPS- Konferenz 2005, auf der neue LTCC-Anwendungen vorgestellt sowie neue Packaging-Möglichkeiten und aktuelle Zuverlässigkeitsfragen diskutiert wurden.

Nach der Begrüßung durch den IMAPS-Vorsitzenden Dr.-Ing. Jens Müller, der die Veranstaltung zusammen mit Dr.-Ing. Gisela Dittmar moderierte, stellte Richard Matz, Siemens AG, München, eine keramische System-in-Package Technologie für 5 GHz-WLAN-Transceiver vor. Er gab zuerst einen kurzen Überblick über die WLAN-Entwicklung sowie über die besonderen Vorteile keramischer Schaltungsträger und ging dann im Detail auf die entwickelten speziellen Lösungen und deren Ergebnisse ein. Die ICs werden als Flipchips auf das siebgedruckte Leiterbild mit minimalen Strukturen von 80 µm (Leiter) bzw. 50 µm (Zwischenräume) aufgebracht. Zur Erhöhung der Passgenauigkeit durch Vermeidung des Schrumpfs erfolgt das LTCC-Sintern mit Al2O3-Außenlagen sowie mit alternierend um 90 ° gedrehten Grünfolien. Zur Anpassung der elektrischen Eigenschaften werden LTCC-Lagen mit „künstlicher Porosität“ realisiert, d. h. mit luftgefüllten 300 µm-Vias versehen.

Das neue micro SMDxt-Gehäuse zeichnet sich durch besonders geringen Platzbedarf, ein flaches Profil und über- ragende thermische und elektrische Eigenschaften aus.

Advanced Packaging Conference

Kontakte und Adressen des IMAPS-Vorstandes

Jetzt bei Datacon erhältlich: Der höchstpräzise Flipchip-Diebonder M9 von Laurier

ERNI stellte hydro-pneumatisches Pressensystem für kleine und mittlere Serienfertigung vor

Nadelsensor für GLT Tischroboter der Serie JR-2000N

PXI-basierte Testlösung von Rohde & Schwarz nun mit erweiterbarem, analogen In-Circuit-Test

Neue AOI-Plattform von Schneider & Koch

Stickstoff zum bleifreien Löten

DEK bietet 100 %-Verifizierung mit Rückverfolgbarkeit im Viersekundentakt

Innovation bei Test

Das Fachseminar zur Elektronikproduktion in Nürnberg am 29. November 2005 in den Räumen der Forschungsfabrik Nürnberg lieferte wertvolle Informationen aus dem Kreis erfahrener Experten aus Industrie und Forschung zu den aktuellen Entwicklungen in der Aufbau- und Verbindungstechnik. Besonders zu bleifreien Lotlegierungen und die dadurch notwendigen Anpassungen im Lötprozess wurden Praxistipps und Lösungswege vorgestellt.