Chiplets auf Glassubstraten für die Siliconomy

Bereits im Mai 2023 hatte Intel ein Update seiner Advanced Packaging-Strategie unter der Bezeichnung EMIB (Embedded Multi-Die Interconnect Bridge) mit der Zielrichtung Glassubstrat verkündet. „Nach einer Dekade Forschungsarbeit hat Intel nun industrieweit führende Glassubstrate für das Advanced Packaging hergestellt“, erklärt Babak Sabi, Senior VP Assembly and Test Development. „Wir werden diese Spitzentechnologie zum Vorteil unserer Anwender und Foundry-Kunden in den nächsten Jahren weiter entwickeln und einsetzen.“ Pat Gelsinger, Intel CEO, nutzte die Gelegenheit, einen Schlüsselbegriff für eine neue Ökonomie mit exponentieller Expansion durch nachhaltige, offene und sichere Datenverarbeitung zu prägen: die ‚Siliconomy‘ (Silicon + Economy). Natürlich dominiert von Intel…

Anstelle von organischen Materialien (auch als Nachfolger der früheren keramischen Substrate) nutzt man jetzt Glas als Trägermaterial für die Tiles und will so komplexere Schaltungen mit mehr Chiplets ermöglichen. Ober- und unterhalb der einzelnen Lagen des eigentlichen Glassubstrats will Intel weiterhin dünne organische Trägerfolien wie ABF (Ajinomoto Build-up Film) mit sehr geringem Ausdehnungskoeffizient und enger angeordneten Durchkontaktierungen einsetzen. So sind auf den Chips Kontaktierungsabstände von 45 und 36 µm geplant, die mit TSVs (Through-Silicon Via) Verbindungen durch die Substrate hindurch ausgestattet sein können.

Im Vergleich zu den organischen Materialien, auch organischen Substraten aus harzgetränktem Glasgewebe, bietet reines Glas entscheidende Vorteile wie extreme Planarität und bessere thermische und mechanische Stabilität. Das ermöglicht eine bis zu zehnfach höhere Interconnect-Dichte. Genau das Passende für die High-Performance Chips der Zukunft, wie sie für Anwendungen wie Künstliche Intelligenz benötigt werden. Intel verspricht vollständige Lösungen mit Glassubstraten ab der zweiten Hälfte der laufenden Dekade.

Die Glassubstrate werden anfangs wahrscheinlich in Chip-Applikationen mit Workloads zu finden sein, die Gehäuse mit größeren Formfaktoren erfordern. Etwa in Datenzentren, sowie in KI- und Grafik-Systemen mit höherer Verarbeitungsgeschwindigkeit.

Auf der Basis der kürzlich eingeführter Technologien wie PowerVia und RibbonFET will Intel die Glassubstrate für seine Fertigungsprozesse nach dem 18A-Prozessknoten einsetzen. Bis 2030 verspricht man Packages, in denen eine Billion Transistoren Platz haben, dann mit zahlreichen, TGV genannten (Through Glass Vias) Verbindungen. Die Tests der Chiplets mit Glassubstraten laufen bei Intel im Assembly and Test Technology Development Center in Chandler, Arizona. Erste Testmuster sollen ab 2024 verfügbar sein.