Fortschrittliches Pre-Tapeout-Halbleiter-Prototyping

Der letzte Schritt im Prozess des Chipdesigns, das sogenannte Silicium-Tapeout, ist ein immer teureres Verfahren, das keinen Spielraum für Fehler im Design lässt. Wenn ein Design beim Tapeout scheitert, müssen die Chiphersteller mit einem neuen ‚Re-Spin' wieder von vorn beginnen, was zwölf Monate oder länger dauern kann. Diese Neuentwicklung bindet nicht nur wertvolle Forschungs- und Entwicklungsressourcen, sondern kann auch dazu führen, dass der Chiphersteller ein enges Zeitfenster für die Markteinführung verpasst.

Um das Risiko von Designfehlern und Re-Spins zu reduzieren, bietet die USPA-Plattform Chip-Entwicklern und Ingenieuren eine vollständige Signalisierung mittels digitaler Zwillinge, um Designs zu verifizieren, bevor sie in Silicium umgesetzt werden. Die USPA-Plattform bietet Entwicklern eine Alternative zu proprietären, kundenspezifischen Prototyping-Systemen, indem sie Signalwandler mit einem vollständig modularen FPGA-Prototyping-System (Field-Programmable Gate Array) integriert.

Die USPA-Prototyping-Plattform bietet folgende Vorteile:

• Unterstützung der leistungsfähigsten optoelektronischen Entwicklungsprojekte, mit Digital-Analog-Wandler(DAC)- und Analog-Digital-Wandler (ADC)-Schnittstellen, die Signale mit voller Geschwindigkeit emulieren, bis zu 68 GS/s (ADC) und 72 GS/s (DAC)
• Eine breite Palette von Ein- und Ausgangs-Schnittstellen, die sich für Anwendungen wie die 6G-Wireless-Entwicklung, digitale Hochfrequenzspeicher, moderne Physikforschung und Hochgeschwindigkeits-Datenerfassungsanwendungen wie Radar und Radioastronomie eignen
• Flexibilität mit zwei Konfigurationen, darunter ein vorkonfiguriertes System für EinkanalTransceiver-Anwendungen und ein vollständig konfigurierbarer Satz modularer Komponenten, die zur Unterstützung einer breiten Palette von Ein- und Mehrkanalanwendungen kombiniert werden können. Darüber hinaus kann das vorkonfigurierte System mit zusätzlichen Komponenten erweitert werden, die die Modularität, Skalierbarkeit und kostengünstige Wiederverwendbarkeit der Plattformarchitektur nutzen.

„Mit der USPA-Plattform können wir unser Design in Echtzeit optimieren und verifizieren“
Hong Jiang, CEO Avance Semi

Hong Jiang, der CEO von Avance Semi, berichtet von der Entwicklung. „Als wir mit der Arbeit an unserem ersten ASIC für den Markt der kohärenten Glasfaserkommunikation begannen, war uns klar, dass wir nur eine Chance haben würden, es richtigzu machen. Ein zweites Tapeout wäre sowohl enorm teuer als auch so zeitaufwendig, dass wir unser Zeitfenster bis zur Markteinführung verpassen könnten. Mit der USPA-Plattform und unserem Ansatz zur Systemintegration können wir unser Design in Echtzeit optimieren und verifizieren, während es sich weiterentwickelt. Das ist wie ein ‚kostenloses Soft-Tapeout', das wir so oft wie nötig durchführen können.“

Eine Plattform für den Digitalen Zwilling

Laut Dr. Joachim Peerlings, Vice President und General Manager der Keysight Network and Data Center Solutions Group, beschleunigt Keysight USPA die Chip-Entwicklung und verringert das Risiko: „Damit bieten wir eine neue End-to-End-Lösung, die den Herausforderungen von Spitzendesigns in einer kostspieligen Umgebung gerecht wird. Diese leistungsstarke Plattform gibt den Entwicklern einen digitalen Zwilling ihres zukünftigen Siliciumbauteils an die Hand, sodass sie ihre Designs und Algorithmen vollständig validieren können, bevor sie die Kosten und Risiken eines Tapeouts auf sich nehmen.“